JPH07322279A - クロマ信号処理用ラインアイデント回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＰＡＬ方式映像信号の処理において、ライン
アイデント回路の入力となるカラーキラー出力端子の電
圧として誤動作する領域をなくす。 【構成】 片側の入力をＤＣ電圧、他方の入力をカラー
キラー出力端子36とするトランジスタ28，29からなる差
動増幅回路の同じ出力から位相切換えフリップフロップ
へのリセット信号38のラインとカラーキラー出力端子36
の端子電圧の引き上げの入力を取り出し、カラーキラー
出力端子電圧の引き上げをリセット信号に比べ遅らせる
トランジスタ47〜50および抵抗41，42からなる遅延回路
で構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＰＡＬ方式映像信号を
取り扱うクロマ信号処理用ラインアイデント回路に関す
るものである。

【０００２】

【従来の技術】近年、ＰＡＬ方式映像信号の処理におい
て、入力信号を内部発振器を用いて復調する際の位相合
わせをクロマ信号処理用ラインアイデント回路で行うよ
うになってきた。

【０００３】以下、従来のクロマ信号処理用ラインアイ
デント回路について説明する。

【０００４】まず、ＰＡＬ方式の映像信号を復調するた
めのシステムを説明する。

【０００５】ＰＡＬ方式の映像信号では、Ｒ−Ｙ信号が
１Ｈ(水平走査)ごとに位相を反転するため、復調するた
めの内部発振器からの信号も１Ｈごとに反転させる必要
がある。また、Ｒ−Ｙ信号と内部発振器からの信号が１
Ｈずれた場合には、内部発振器からの信号の反転を１Ｈ
の間止めて位相を合わせる必要がある。

【０００６】図３はＲ−Ｙ信号を復調するためのシステ
ムブロック図を示すものである。図３において、１は入
力信号からＲ−Ｙ信号成分のみを取り出した信号の入
力、２は入力信号のバースト信号周波数と同一周波数に
制御される発振器、３はＢ−Ｙ信号成分のバースト信号
の位相を０°とすると90°の位相で発振している信号ラ
イン、４はＢ−Ｙ信号成分のバースト信号の位相を０°
とすると−90°の位相で発振している信号ライン、５は
１Ｈごとに前記信号ライン３と信号ライン４を切り換え
ながら出力する位相切換えフリップフロップ、６は前記
位相切換えフリップフロップ５からの出力信号、７は入
力１からの信号を出力信号６で同期検波するカラーキラ
ー回路、８は、前記カラーキラー回路７の判別結果を出
力し、前記入力１からの信号と出力信号６の位相が等し
ければＨＩ(ハイ)、等しくなければＬＯ(ロー)となるカ
ラーキラー出力端子、９は前記カラーキラー回路７から
の電流を充電あるいは放電するコンデンサ、10は、前記
カラーキラー出力端子８がＬＯレベルのある点に達する
と前記位相切換えフリップフロップ５にリセットをか
け、同時に前記カラーキラー出力端子８をＨＩとＬＯの
中間レベルまで引き上げるクロマ信号処理用ラインアイ
デント回路、11は前記クロマ信号処理用ラインアイデン
ト回路10から前記位相切換えフリップフロップ５へのリ
セット信号、12は前記入力１からの信号を出力信号６で
復調する復調器、13は前記復調器12で復調されたＲ−Ｙ
復調出力である。

【０００７】以上のように構成された図３の動作を図４
のカラーキラー出力端子電圧と位相切換えフリップフロ
ップ５へのリセット信号11とによるカラーキラー出力端
子電圧引き上げの動作状態図を用いて説明する。

【０００８】いま、発振器２から出力される90°の位相
の信号ライン３と−90°の位相の信号ライン４は、位相
切換えフリップフロップ５により１Ｈごとに切り換えら
れて出力信号６として出力される。この出力信号６と入
力１から入力されたＲ−Ｙ信号成分の信号の位相が一致
していて充分な振幅を持っていれば、カラーキラー回路
７からコンデンサ９に電流が流出するため、カラーキラ
ー出力端子８の電圧はカラーキラー回路７で決められた
図４のクリップ電圧Ｖdまで上昇する。

【０００９】このとき、カラーキラー出力端子８がカラ
ーキラースレッシュレベルであるＶa以上のときは、ク
ロマ信号処理用ラインアイデント回路10から位相切換え
フリップフロップ５へのリセット信号11は出力されない
で、この位相関係が維持される。

【００１０】次に、この状態のとき、復調器12に入力さ
れる入力１からの信号と出力信号６によりＲ−Ｙ信号成
分のＲ−Ｙ復調出力13が出力される。また、出力信号６
と入力１から入力されたＲ−Ｙ信号成分の信号の位相が
反転された関係(図４の位相ずれ発生点Ｐ)ならば、カラ
ーキラー回路７にコンデンサ９から電流が流入するた
め、カラーキラー出力端子８の電圧は下降し、Ｖcの電
圧に達すると、クロマ信号処理用ラインアイデント回路
10から位相切換えフリップフロップ５にリセット信号11
が出力され、同時にカラーキラー出力端子８の電圧をＶ
bまで引き上げる。

【００１１】位相切換えフリップフロップ５はリセット
信号11が出力されている間、信号ラインの切り換えを止
めるため、１回、信号ラインの切り換えをとばすことに
なる。この結果、出力信号６と入力１から入力されたＲ
−Ｙ信号成分の信号の位相が一致し、カラーキラー回路
７によりカラーキラー出力端子８の電圧はＶa以上に引
き上げられる。

【００１２】図５は前記図３に用いられる従来のクロマ
信号処理用ラインアイデント回路10の一構成例図を示
す。図５において、14，15，16，17，18は電源、19，20
は電流源、21，22，23，24，25，26，27は抵抗、28，2
9，30はＰＮＰトランジスタで、トランジスタ28，29、
抵抗22，23および電流源19で差動増幅回路を構成してい
る。31，32，33，34はＮＰＮトランジスタ、前記トラン
ジスタ30，31，32、抵抗26，27および電流源20でカラー
キラー出力端子電圧の電圧引き上げ回路を構成してい
る。35はコンデンサで、図３のコンデンサ９に相当す
る。36はカラーキラー出力端子で、図３のカラーキラー
出力端子８に相当する。37はカラーキラー回路で、図３
のカラーキラー回路７に相当する。38は位相切換えフリ
ップフロップ５へのリセット信号で、図３のリセット信
号11に相当する。

【００１３】以上のように構成された図５のクロマ信号
処理用ラインアイデント回路の動作を図６のカラーキラ
ー出力端子電圧Ｖ₃₆と位相切換えフリップフロップ５へ
のリセット信号38とによるカラーキラー出力端子電圧Ｖ
₃₆の引き上げの動作状態図を用いて説明する。

【００１４】まず、図３における入力１から入力された
Ｒ−Ｙ信号成分の信号を取り出した入力１の信号と発振
器２からの出力信号６の位相が一致している場合の動作
を説明する。この場合、カラーキラー回路37から電流が
流出するため、コンデンサ35に電荷が充電される。通
常、電源16はＶbと同じ電圧とし、抵抗24の値によりカ
ラーキラー感度が決まる。電源17の電圧をＶ₁₇とし、ト
ランジスタ30のベース・エミッタ間電圧をＶ_BE30とする
と、カラーキラー出力端子36の電圧は、Ｖ₁₇＋Ｖ_BE30ま
で上昇し、定常状態となる。電源15の電圧をＶ₁₅とする
と、

【００１５】

【数１】Ｖ₁₇＋Ｖ_BE30＞Ｖ₁₅ と設定しているため、トランジスタ28，29等で構成した
差動増幅回路のトランジスタ28のコレクタには電流源19
からの電流が流れ、トランジスタ29のコレクタには流れ
ない。位相切換えフリップフロップ５へのリセット信号
38はＬＯ時にリセット信号となり、ＨＩ時にはリセット
はかからない。

【００１６】この場合、トランジスタ33のベースはＬＯ
で、位相切換えフリップフロップ５へのリセット信号38
はＨＩのため、位相切換えフリップフロップ５にはリセ
ットはかからず、入力１からの信号と出力信号６の位相
は変化しない。また、トランジスタ34のベースはＨＩと
なるため、トランジスタ34の飽和状態のコレクタ・エミ
ッタ間電圧をＶ_S34、電源18の電圧をＶ₁₈、抵抗26，27
の抵抗値をＲ₂₆，Ｒ₂₇、トランジスタ32のベース・エミッタ間
電圧をＶ_BE32とすると、トランジスタ32のエミッタ電圧
Ｖ_E32は、

【００１７】

【数２】Ｖ_E32＝(Ｖ₁₈−Ｖ_S34)×Ｒ₂₇／(Ｒ₂₆＋Ｒ₂₇)＋
Ｖ_S34−Ｖ_BE32 となり、トランジスタ31に電流が流れはじめるベース・
エミッタ間電圧をＶ_BE0とすると、

【００１８】

【数３】Ｖ_BE0＞Ｖ_E32−(Ｖ₁₇＋Ｖ_BE30) の関係が成立するようにＶ₁₈，Ｒ₂₆，Ｒ₂₇を設定してい
るため、カラーキラー出力端子36はＶ₁₇＋Ｖ_BE30の電圧
を維持する。以上が入力１からの信号と出力信号６の位
相が一致している場合の動作である。

【００１９】次に、入力１からの信号と出力信号６の位
相が反転している場合(図６の位相ずれ発生点Ｐ)の動作
を説明する。この場合、カラーキラー回路37に電流が引
き込まれるため、コンデンサ35の電荷は放電し、カラー
キラー出力端子電圧Ｖ₃₆は下降していく。そして、Ｖ₃₆
がＶ₁₅と等しくなるあたりで、電流源19からの電流がト
ランジスタ29にも流れ始め、トランジスタ33のベースは
ＨＩ、位相切換えフリップフロップ５へのリセット信号
38はＬＯになり、位相切換えフリップフロップ５にはリ
セットがかかり、反転を中止する。またＶ₃₆が下降して
いって、ほぼ同時に、

【００２０】

【数４】Ｖ₁₅＞Ｖ₃₆ となると、トランジスタ28には電流が流れなくなり、ト
ランジスタ34のベースはＬＯとなり、トランジスタ32の
エミッタ電圧Ｖ′_E32は、

【００２１】

【数５】Ｖ′_E32＝Ｖ₁₈−Ｖ_BE32 となる。ただし、ｈ_FE＝∞とする。トランジスタ31のベ
ース・エミッタ間電圧をＶ_BE31とすると、

【００２２】

【数６】Ｖ′_E32−Ｖ_BE31＝Ｖb となるようにＶ₁₈を設定している。ＶbはＶ₁₅とカラー
キラーのスレッシュレベルＶaのほぼ中間点とする。

【００２３】このようにＶ₃₆は、Ｖ₁₅より低くなるとト
ランジスタ31のエミッタによりＶbまで引き上げられ、
位相切換えフリップフロップ５へのリセット信号38はＨ
Ｉとなり、リセットは中止される。このような動作によ
りＶ₃₆が下降していくと、位相切換えフリップフロップ
５にリセットがかかり、入力１からの信号と出力信号６
の位相は一致し、ほぼ同時にＶ₃₆をＶbまで引き上げ、
リセットを中止することができるようになっている。

【００２４】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、トランジスタ28，29、抵抗22，23および
電流源19でなる差動増幅回路の片側の出力から位相切換
えフリップフロップ５へのリセット信号ライン(トラン
ジスタ29のコレクタ)を取り出し、この位相切換えフリ
ップフロップへのリセット信号ラインを取り出したのと
異なるもう一方の信号ライン(トランジスタ28のコレク
タ)を取り出し、カラーキラー出力端子電圧Ｖ₃₆の引き
上げの入力としているため、次のような２通りの誤動作
が起こる可能性がある。

【００２５】１つは、カラーキラー回路37が電流を流入
時、すなわちカラーキラー出力端子電圧Ｖ₃₆が下降する
とき、タイミングとして、まず位相切換えフリップフロ
ップ５にリセットがかかり、さらにカラーキラー出力端
子電圧Ｖ₃₆が下降してから、カラーキラー出力端子電圧
の引き上げが行われるが、実際には、位相切換えフリッ
プフロップにリセットがかかると、カラーキラー回路へ
の電流の流入は止まるため、カラーキラー出力端子電圧
は、位相切換えフリップフロップにリセットがかかり始
める付近で動かなくなる。このため、位相切換えフリッ
プフロップにリセットがかかりっぱなしで、カラーキラ
ー出力端子電圧を引き上げないというカラーキラー出力
端子電圧が存在してしまう。

【００２６】もう１つは、上記の誤動作を避けるため、
カラーキラー出力端子電圧の引き上げを開始するカラー
キラー出力端子電圧を、もう少し上のレベルに設定した
場合で位相切換えフリップフロップにリセットがかから
ないカラーキラー出力端子電圧で、カラーキラー出力端
子電圧の引き上げが行われる。

【００２７】本発明は、上記従来の問題点を解決するも
のであり、位相切換えフリップフロップへのリセットが
かかった後、必ずカラーキラー出力端子電圧を引き上げ
られるようにして誤動作を防止することを目的とする。

【００２８】

【課題を解決するための手段】この目的を達成するため
に、本発明のクロマ信号処理用ラインアイデント回路
は、差動増幅回路の同じ出力から位相切換えフリップフ
ロップへのリセット信号ラインとカラーキラー出力端子
電圧の引き上げの入力ラインを取り出し、また、カラー
キラー出力端子電圧の引き上げを位相切換えフリップフ
ロップへのリセットに比べ遅延させる構成にしている。

【００２９】

【作用】本発明はこの構成により、カラーキラー出力端
子電圧が下降時、位相切換えフリップフロップにリセッ
トがかかった後は、必ずカラーキラー出力端子電圧が引
き上げられ、入力信号のＲ−Ｙ信号成分とこのＲ−Ｙ信
号成分を復調するための発振器の位相を一致させること
ができる。

【００３０】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。

【００３１】図１は本発明の一実施例におけるクロマ信
号処理用ラインアイデント回路の構成例図である。図１
において、前記従来例の図５と同じ構成要素には同じ符
号を付し、その説明を省略する。図中、39，40，41，4
2，43，44，45は抵抗、46，47，48はＮＰＮトランジス
タ、49，50はＰＮＰトランジスタ、51はコンデンサ、5
2，53は電流源である。

【００３２】図１に示すように、トランジスタ28，29、
抵抗22，23および電流源19で構成される差動増幅回路の
同じ出力(トランジスタ29のコレクタ)から、位相切換え
フリップフロップ５へのリセット信号38のラインと、ト
ランジスタ30〜32、抵抗26，27および電流源20で構成さ
れるカラーキラー出力端子電圧の電圧引き上げ回路の入
力ラインを取り出し、その入力ラインの途中にトランジ
スタ47〜50および抵抗41，42，43，44等で構成される遅
延回路を設けたものである。

【００３３】このように構成された図１の動作を、図２
のカラーキラー出力端子電圧Ｖ₃₆と位相切換えフリップ
フロップへのリセット信号38とによるカラーキラー出力
端子電圧の引き上げの動作状態を説明する図を用いて説
明する。

【００３４】まず、図３における入力１から入力された
Ｒ−Ｙ信号成分の信号を取り出した入力１の信号と発振
器２からの出力信号６の位相が一致している場合の動作
を説明する。この場合、カラーキラー回路37から電流が
流出するため、コンデンサ35に電荷が充電される。電源
17の電圧をＶ₁₇とし、トランジスタ30のベース・エミッ
タ間電圧をＶ_BE30とすると、カラーキラー出力端子36の
電圧Ｖ₃₆は、Ｖ₁₇＋Ｖ_BE30まで上昇し、定常状態とな
る。電源15の電圧をＶ₁₅とすると、

【００３５】

【数７】Ｖ₁₇＋Ｖ_BE30＞Ｖ₁₅ と設定しているため、トランジスタ29のコレクタには電
流は流れない。このため、トランジスタ33のベースはＬ
Ｏとなり、位相切換えフリップフロップ５へのリセット
信号38はＨＩとなる。位相切換えフリップフロップ５へ
のリセット信号38はＬＯ時にリセットがかかるため、こ
の場合、リセットはかからない。

【００３６】また、トランジスタ46のベースはＬＯ、ト
ランジスタ48のベースはＨＩ、トランジスタ50のベース
はＬＯ，トランジスタ47のベースはＬＯ、トランジスタ
34のベースはＨＩとなり、トランジスタ34の飽和状態の
コレクタ・エミッタ間電圧をＶ_S34、電源18の電圧をＶ
₁₈、抵抗26，27の抵抗値をＲ₂₆，Ｒ₂₇、トランジスタ32
のベース・エミッタ間電圧をＶ_BE32とすると、トランジ
スタ32のエミッタ電圧Ｖ_E32は、

【００３７】

【数８】Ｖ_E32＝(Ｖ₁₈−Ｖ_S34)×Ｒ₂₇／(Ｒ₂₆＋Ｒ₂₇)＋
Ｖ_S34−Ｖ_BE32 となり、トランジスタ31に電流が流れ始めるベース・エ
ミッタ間電圧をＶ_BE0とすると、

【００３８】

【数９】Ｖ_BE0＞Ｖ_E32−(Ｖ₁₇＋Ｖ_BE30) の関係が成立するようにＶ₁₈，Ｒ₂₆，Ｒ₂₇を設定してい
るため、カラーキラー出力端子36はＶ₁₇＋Ｖ_BE30の電圧
を維持する。以上が入力１の信号と出力信号６の位相が
一致している場合の動作である。

【００３９】次に、入力１の信号と出力信号６の位相の
位相が反転している場合の動作を説明する。この場合、
カラーキラー回路37に電流が引き込まれるため、コンデ
ンサ35の電荷は放電し、カラーキラー出力端子電圧Ｖ₃₆
は下降していく。そして、Ｖ₃₆がＶ₁₅と等しくなるあた
りで、電流源19からの電流がトランジスタ29にも流れ始
め、トランジスタ33とトランジスタ46のベースがＨＩと
なる。このとき、トランジスタ33のコレクタの負荷と抵
抗40、または抵抗21と抵抗39、またはトランジスタ33と
トランジスタ46のエミッタサイズを調整することによ
り、トランジスタ33に比べトランジスタ46の方が少し早
く導通するか、同時に導通するようにする。トランジス
タ46のコレクタがＬＯになると、トランジスタ48のベー
スはＬＯになる。コンデンサ51の容量をＣ₅₁、トランジ
スタ48の飽和状態のコレクタ・エミッタ間電圧を
Ｖ_S48、電流源53の電流量をＩ₅₃、電源14の電圧を
Ｖ₁₄、抵抗41，42の抵抗値をＲ₄₁，Ｒ₄₂、トランジスタ
34のベース・エミッタ間電圧をＶ_BE34とすると、トラン
ジスタ48のベースがＨＩからＬＯに切り換わる前のＨＩ
時のトランジスタ49のベース電圧Ｖ_B49は、

【００４０】

【数１０】Ｖ_B49＝(Ｖ₁₄−Ｖ_BE34)×Ｒ₄₂／(Ｒ₄₁＋
Ｒ₄₂)＋Ｖ_BE34 であり、トランジスタ48のベースがＨＩからＬＯに切り
換わったときから、トランジスタ50のベース電圧Ｖ_B50
がトランジスタ49のベース電圧Ｖ_B49と同じ電圧になる
時間をｔ₀とすると、

【００４１】

【数１１】Ｖ_B49＝Ｖ_S48＋ｔ₀×Ｉ₅₃／Ｃ₅₁ 式を変形すると、

【００４２】

【数１２】ｔ₀＝(Ｖ_B49−Ｖ_S48)×Ｃ₅₁／Ｉ₅₃ となる。故に、トランジスタ48のベースがＨＩからＬＯ
に切り換わると、ｔ₀の時間、遅延された後、トランジ
スタ34のベースはＨＩからＬＯになり、トランジスタ32
のエミッタ電圧Ｖ′_E32は、

【００４３】

【数１３】Ｖ′_E32＝Ｖ₁₈−Ｖ_BE32 となる。トランジスタ31のベース・エミッタ間電圧をＶ
_BE31とすると、

【００４４】

【数１４】Ｖ′_E32−Ｖ_BE31＝Ｖb となるようにＶ₁₈を設定している。ＶbはＶ₁₅とカラー
キラーのスレッシュレベルＶaのほぼ中間点とする。こ
のようにＶ₃₆がＶ₁₅より低くなると、まずトランジスタ
46が導通し、それと同時、または少し遅れてトランジス
タ33が導通する。そしてトランジスタ46が導通して時間
ｔ₀の後、カラーキラー出力端子電圧Ｖ₃₆はトランジス
タ31のエミッタによりＶbまで引き上げられ、位相切換
えフリップフロップ５へのリセットは中止される。ただ
し、トランジスタ46が導通してからトランジスタ33が導
通するまでの時間をｔxとすると、

【００４５】

【数１５】ｔ₀＞ｔx でなければならない。

【００４６】以上のように本実施例によれば、カラーキ
ラー出力端子電圧Ｖ₃₆が下降していくと、位相切換えフ
リップフロップ５にリセットがかかり、時間(ｔ₀−ｔx)
後にカラーキラー出力端子電圧はＶbまで引き上げられ
るため、入力１の信号と出力信号６の位相を誤動作なく
一致させることができる。

【００４７】

【発明の効果】以上説明したように、本発明は、位相切
換えフリップフロップへのリセット信号ラインとカラー
キラー出力端子電圧の引き上げの入力を差動増幅回路の
同一箇所から取り出し、位相切換えフリップフロップに
リセットをかけた後、少し時間を遅らせてから確実にカ
ラーキラー出力端子電圧を引き上げ、リセットを解除す
る構成になっているため、カラーキラー出力端子電圧と
して、位相切換えフリップフロップへリセットをかけた
状態で、カラーキラー出力端子電圧の引き上げを行わな
いとか、位相切換えフリップフロップへリセットをかけ
ずにカラーキラー出力端子電圧を引き上げるといったこ
とが起こる電圧は存在しないようにすることができるも
のである。

【図面の簡単な説明】

【図１】本発明の一実施例におけるクロマ信号処理用ラ
インアイデント回路の構成例図である。

【図２】本発明のクロマ信号処理用ラインアイデント回
路を説明する図１のカラーキラー出力端子電圧と位相切
換えフリップフロップへのリセット信号とによるカラー
キラー出力端子電圧の引き上げの動作状態を説明する図
である。

【図３】Ｒ−Ｙ信号を復調するためのシステムブロック
図である。

【図４】図３のカラーキラー出力端子電圧と位相切換え
フリップフロップへのリセット信号とによるカラーキラ
ー出力端子電圧の引き上げの動作状態を説明する図であ
る。

【図５】従来のクロマ信号処理用ラインアイデント回路
の一構成例図である。

【図６】図５のカラーキラー出力端子電圧と位相切換え
フリップフロップへのリセット信号とによるカラーキラ
ー出力端子電圧の引き上げの動作状態を説明する図であ
る。

【符号の説明】

１…入力信号からＲ−Ｙ信号成分のみを取り出した信号
の入力、 ２…入力信号のバースト信号周波数と同一周
波数に制御される発振器、 ３…Ｂ−Ｙ信号成分のバー
スト信号の位相を０°とすると90°の位相で発振してい
る信号ライン、４…Ｂ−Ｙ信号成分のバースト信号の位
相を０°とすると−90°の位相で発振している信号ライ
ン、 ５…１Ｈごとに信号ライン３と信号ライン４を切
り換えながら出力する位相切換えフリップフロップ、
６…位相切換えフリップフロップ５の出力信号、 ７，
37…カラーキラー回路、 ８，36…カラーキラー出力端
子、 ９，35，51…コンデンサ、 10…クロマ信号処理
用ラインアイデント回路、11，38…位相切換えフリップ
フロップ５へのリセット信号、 12…復調器、 13…Ｒ
−Ｙ復調出力、 14〜18…電源、 19，20，52，53…電
流源、 21〜27，39〜45…抵抗、 28〜30，49，50…Ｐ
ＮＰトランジスタ、 31〜34，46〜48…ＮＰＮトランジ
スタ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 カラーキラー回路のカラーキラー出力端
   子電圧を一方の入力とし、ＤＣ電圧を他方の入力とする
   差動増幅回路と、前記差動増幅回路の同じ出力ラインを
   入力ラインとする前記カラーキラー回路のカラーキラー
   出力端子電圧の電圧引き上げ回路と、前記カラーキラー
   出力端子電圧の電圧引き上げ回路によるカラーキラー出
   力端子電圧の引き上げを、位相切換えフリップフロップ
   へのリセットに比べ遅延させる遅延回路とよりなること
   を特徴とするクロマ信号処理用ラインアイデント回路。