JPS59315B2 - フラツシユ溶接用インバ−タ - Google Patents

Description

【発明の詳細な説明】 本発明はフラッシュ溶接機用インバータに関し、特に負
荷に供給される電流を適正な値に制限する制御回路を備
えたフラッシュ溶接機用インバータに関する。

一般に、フラッシュ溶接機用インバータ（以下インバー
タという）は、第１図にブロック図で示すような構成に
ある。

即ち、３相の交流電源線１ａに接続された順変換装置１
は、交流電圧をリップルを含む直流電圧に変換し、次い
でフィルタ２に供給する。フィルタ２は、リップルを含
む直流電圧を平滑化して逆変換装置３に供給する。逆変
換装置３は、直流電圧を再び矩形波形の交流電圧に変換
し、トランス４を介して負荷５に供給する。つまり、順
変換装置１、フィルタ２、逆変換装置３及びトランス５
は、いわゆるインバータを構成するものであり、２つの
部分から成る負荷５をフラッシュ溶接するために適当な
電力を供給する。このため、負荷５に供給する電力を制
御する制御回路６がインバータに備えられている。

また、負荷５は、供給された電力により溶接面が十分に
加熱されたとき、互に圧接されて溶接を達成するため、
シリンダ゛等を有する駆動装置７を備えている。従来の
インバータでは、このような溶接の際、本来溶接するの
に必要とする電流の数倍の電流が流れるので、これに対
応して電流容量を規定しなければならず、その電流容量
は相当に大容量なものとなつていた。以下、従来のイン
バータを第２図の回路図を参照して説明する。

同図において、フイルタ２から供給される直流電圧は、
制御回路６における検出回路８により検出される。検出
回路８は、検出した比較信号を比較回路９に供給する。
比較回路９には、予め設定した電圧レベルに対応された
基準信号９ａが入力されている。これによつて比較回路
９は、基準信号９ａと比較信号８ａの比較をし、一致信
号９ｂをパルス発生回路１０に供給する。パルス発生回
路１０は、一致信号９ｂに従つてゲート・パルス１０ａ
を発生し、順変換装置１を制御する。これによつてフイ
ルタ２の出力電圧が所望のレベルとなるように制御され
る。また、制御回路６は、逆変換装置３を制御するため
に発振回路１１、論理回路１２及びパルス発生回路１３
を備えている。発振回路１１は、基準信号１１ａに基づ
き周波数信号１１ｂを発生し、論理回路１２に供給する
。

論理回路１２は、周波数信号１１ｂに従い、パルス信号
１２ａを供給する。パルス信号１２ａは、パルス発生回
路１３に供給されて、ここでサイリスタ１４−１〜１４
−６をそれぞれ適当なタイミングでトリガさせるゲート
・パルス１３ａが発生される。ゲート・パルス１３ａに
より、逆変換装置３は次のように動作する。

まず、サイリスタ１４−２及び１４−３にゲート・パル
ス１３ａが供給されると、サイリスタ１４−２及び１４
−３がオンになる。これによつて、フイルタ２の直流電
圧が供給されている線３ａからサイリスタ１４−２、リ
アクトル１５−２、コンデンサ１６−１、リアクトル１
５−３及びサイリスタ１４−３を介して接地の線３ｂに
電流が流れ、コンデンサ１６−１は端子１７−１に接続
された電極を正として充電される。コンデンサ１６−１
が充電されると、サイリスタ１４−５はオフになる。次
に、サイリスタ１４−１及び１４−４がゲート・パルス
１３ａによりトリガされると、線３ａからサイリスタ１
４−１、リアクトル１５−Ｌコンデンサ１６−１、リア
クトル１５−４及びサイリスタ１４−４を介して線３ｂ
に電流が流れるので、コンデンサ１６−１は、端子１７
−１に接続された電極を負として充電される。

コンデンサ１６−１を逆方向に充電するとき、サイリス
タ１４一２のアノードとカソード間には、電磁結合され
たリアクトル１５−２により逆電圧が印加されるので、
サイリスタ１４−２はオフになる。コンデンサ１６−１
の一端に端子１７−１が接続されているので、ここに出
力電圧を供給するための１の電極が形成される。次に、
他の電極を形成する端子１７−２に関連するサイリスタ
１４−５〜１４−８の動作は、前述と同じようになされ
る。

ただし、この際、例えばサイリスタ１４−２のオンに対
応してサイリスタ１４−８がオンとなるように制御され
る。かくして、端子１７−１と端子１７−２との間には
、第３図Ａに示すような電圧波形が現われ、これがトラ
ンス４を介して２つの部分から成り、被溶接材である負
荷５に供給される。ところで、負荷５が駆動装置７によ
り、第１図に示す矢印方向に移動され、負荷５の溶接さ
れるべき部分が接触すると、その部分で短絡を生じ、第
３図Ｂ及びＣに示すような波形の電圧及び電流がそれぞ
れ生ずる。

つまり、短絡期間Ｔｓにおいて、負荷５の電圧及び電流
は、それぞれ最小値及び最大値となる。短絡した部分が
溶融すると、次にアークを生ずるアーク期間ＴＡになる
。アークは、電流が減少することにより発生する起電力
ＤｉＬ−で維持される。

しかし、アーク時の電圧はＤｔ無負荷電圧よりもかなり
低いので、アークは急速に減衰する。

このように短絡とアークを反復しながら負荷５の溶接面
を加熱して溶融させ、最後に圧接することで溶接を得る
。

このことから明らかなように、単位時間内のフラツシユ
回数を多くした方が良好な溶接が得られる。つまり、フ
ラツシユ中も負荷５が互に接近されるので、短絡電流の
立上りを速くし、短絡面が大きくならない前にフラツシ
ユを発生させて溶接面を溶融させる必要があり、これに
よつて、アークを急速に減衰させることができる。この
ため、従米のインバータは、出力インピーダンスを低く
していたが、圧接時においては大きな出力電流を生じる
ことになり、本来溶接するのに必要とする出力電流の数
倍に達する。

即ち、従来のインバータは、圧接時の大電流に対処でき
るように、その出力電流容量を大きなものとする必要が
あつた。このことは、大容量のサイリスタとこれらをオ
フにさせ得る大容量の強制転流回路を必要とすることに
なり、インバータを高価なものにしていた。本発明は、
従来の欠点を解決するためになされたものであり、フラ
ツシユ発生に必要な出力電流を選択し得る、即ち負荷電
流を合理的な値に制限し得るフラツシユ溶接用インバー
タを提供することを目的とする。

また、本発明は、出力電流を所定の範囲内に制限するこ
とにより、価格の低減と小型化が可能なフラツシユ溶接
用インバータを提供することを目的とする。本発明のイ
ンバータは、複数のサイリスタから構成され、直流電圧
から交流電圧への逆変換回路と、前記サイリスタの一部
を逐次選択的にオンにするための制御回路とを含み、互
に加熱され圧接される負荷を出力端に直接接続してフラ
ツシユさせるように溶接用の出力電流を供給するフラツ
シユ溶接用インバータであり、前記制御回路は、出力電
流を直接又は間接的に検出し、前記出力電流の最大値と
して予め設定した基準値と比較して、前記出力電流が前
記基準値未満の期間は、１の発振周波数を有する出力電
圧を得、逆に前記基準値に達した以後の期間は、周期の
短い他の発振周波数を有する出力電圧を得るフラツシユ
溶接用インバータである。

本発明は、出力電圧の周期を選択することにより、出力
電流を所望の制限範囲内に設定することができるもので
ある。以下、本発明の一実施例を示す第４図を参照して
詳細に説明する。

第４図は本発明の回路図を示すが、第２図と共通部分に
対しては共通符号を付し、本発明の要旨に関係しない部
分の説明は省略するものとする。まず、端子１７−１か
らトランス４に至る間の線４ａに対して電流検出のため
のトランス１８を結合する。

変流器１８は、線４ａの電流値に対応した電流信号１８
ａを検出回路１９に供給する。検出回路１９は、電流信
号１８ａに基づき比較信号１９ａを形成し、比較回路２
０に供給する。比較回路２０には、２つの信号即ち比較
信号１９ａと、電流制限値に対応させて予め設定した値
の基準信号２０ａとが入力されており、相互に比較して
一致が得られると、電流制限信号２０ｂを発振回路２１
に供給する。発振回路２１は、基準信号１１ａ及び電流
制限信号２０ｂが供給され、これらに基づき周波数信号
２１ａを論理回路２２に供給する。

論理回路２２は、パルス信号２２ａを発生して、これを
パルス発生回路２３に供給する。パルス発生回路２３は
、パルス信号２２ａに基づきサイリスタ１４−１〜１４
−８をトリガするゲート・パルス２３ａを発生する。第
５図は、第４図に示した発振回路２１の詳細を示すプロ
ツク図である。

即ち、発振回路２１は、負の電圧源２４と、電圧源２４
に一端を接続した抵抗２５と、抵抗２５の他端を入力端
に接続した演算増幅器２６と鋸歯状波発生回路を形成す
べく演算増幅器２６の入力端と出力端との間に接続され
たコンデンサ２７及びコンデンサ２７の充電を放電させ
るつまりりセツトさせるトランジスタ２８と、演算増幅
器２６の出力端に接続されて比較信号２６ａ及び以下で
延べる基準信号２９ａが入力される比較回路２９と、フ
ラツシユ時の基準信号１１ａ１及び圧接時の基準信号１
１ａ２がそれぞれ供給される通常閉成の接点３０ａ及び
通常開放の接点３０ｂを有し、共通の接点３０ｃが前述
の比較回路２９に接続されたスイツチ３０と、比較器２
９の出力端に接続され、トランジスタ２８と共にスイツ
チ回路を形成する単安定マルチバイブレータ（以下単安
定マルチという）３１と、単安定マルチバイブレータ３
１の出力端とトランジスタ２８のベースとの間に接続さ
れた抵抗３２と、スイツチ３０を電流制限信号２０ｂに
基づき駆動するフリツプ・フロツプ３３と、比較回路２
９の出力端に接続され、周波数信号２１ａを出力するフ
リツプ・フロツプ３４とから構成されている。以下、第
６図に示した第４図及び第５図の動作を示す波形図を参
照して動作を説明する。まず、第１図に示した負荷５に
フラツシユを発生させてこれを加熱している期間ＴＨに
おいて、演算増幅器２６は第１の周期Ｔ１で鋸歯状波を
第６図Ａに示すように発生している。この鋸歯状波は比
較信号として比較回路２９に供給され、ここで第６図Ａ
に点線で示した電圧レベルＶ１の基準信号１１ａと比較
され、その出力端に第６図Ｂに示すパルスを発生する。
このパルスは、単安定マルチ３１及びフリツプ・フロツ
プ３３に供給され、それぞれ第６図Ｃ及びＤに示す波形
となつて出力される。これら波形から明らかなように、
単安定マルチ３１は波形整形回路として働き、フリツプ
・フロツプ３３はバイナリとして働く。このようにして
形成された周波数信号２１ａは、論理回路２２に供給さ
れてパルス信号２２ａとなり、更にパルス発生回路２３
に入力されて、ゲート・パルス２３ａを発生する。この
ゲート・パルス２３ａによつてトリガされたサイリスタ
１４−１〜１４−８は、端子１７−１及び１７−２間に
第６図Ｅに示す出力電圧を発生する。この出力電圧（ま
、トランス４に入力され、次いで負荷５に供給される。
負荷５には第６図Ｆに示すように予め設定した電流制限
値に達していないので、第６図Ｈに示すようにスイツチ
３０ａは休止状態にある（図示位置）。単安定マルチ３
１の出力は、抵抗３２を介してトランジスタ２８のベー
スに印加され、これをオンとしてコンデンサ２７を放電
させて、演算増幅器２６の出力において、第６図Ａのよ
うに零レベルにする即ちりセツトするものである。次に
、負荷５が互に圧接させる期間Ｔｃにおいて、第６図Ｆ
に点線で示したように、予め設定した電流制限値に達す
るので、これが検出され、第６図Ｇに示す電流制限信号
２０ｂがフリツプ・フロツプ３３に印加される。

従つて、フリツプ・フロツプ３３は第６図Ｈに示すよう
にセツトされ、スイツチ３０を駆動させる。従つて、ス
イツチ３０は切り換えられ、基準信号１１ａ１よりも短
い周期、例えばＴ１／２に等しいＴ２の基準信号１１ａ
２が比較回路２９に供給される。基準信号１１ｂの電圧
レベルＶ，は、第６図Ａに示すように、電圧レベルＶ１
より低いため、前述のような周期Ｔ２が得られる。結局
、第６図Ｅに示すように圧接期間Ｔｃでは、出力電圧の
デユーテイが短くなり、出力電流の増大を、予め設定し
た電流制限値内に制限することになる。このことは、イ
ンバータの電フ源容量がフラツシユ容接に対応した適切
な値となることを意味し、その値は従来のものより勿論
小さい。

なお、第４図に示した実施例では、出力電流の検出をト
ランス４の一次側で行つたが、これはトランス４の二次
側であつてもよく、またフイルタ２と逆変換装置との間
に設けてもよい。

更に急峻な立上りを有する出力電流が主としてフイルタ
２を構成するコンデンサから供給されることに注目すれ
ば、出力電流の検出をこのコンデンサの放電電流から検
出するようにしてもよい。以上説明したように、本発明
によれは、出力電流を所定の範囲内に制限することがで
きるので、フラツシユ溶接を得るのに十分な値に対応さ
せてインバータの電流容量を設定でき、また出力端の短
絡に対しても出力電流を制限してその保護が得られ、更
にインバータの価格を低減すること力５できる効果があ
る。

【図面の簡単な説明】

第１図はフラツシユ溶接用インバータの基本的なプロツ
ク図、第２図は従来のフラツシユ溶接用インバータの回
路図、第３図は第２図の動作を説明する波形図、第４図
は本発明の一実施例であるフラツシユ溶接用インバータ
の回路図、第５図は第４図の発振回路を詳細に示したプ
ロツク図、第６図は第４図及び第５図の動作を説明する
波形図である。 １・・・・・・順変換装置、２・・・・・・フイルタ、
３・・・・・・逆変換装置、４・・・・・・トランス、
５・・・・・・負荷、６・・・・・・制御回路、７・・
・・・・駆動装置、８，１９・・・・・・検出回路、９
，２０，２９・・・・・・比較回路、１０，１３，２３
・・・・・・パルス発生回路、１１，２１・・・・・・
発振回路、１２，２２・・・・・・論理回路、１４−１
〜１４−８・・・・・・サイリスタ、１５−１〜１５−
８・・・・・・リアクトル、１６−１，１６−２・・・
・・・コンデンサ、１８・・・・・・変流器、２６・・
・・・・演算増幅器、２８・・・・・・トランジスタ、
３０・・・・・・スイツチ、３１・・・・・・単安定マ
ルチ、３３，３４・・・・・・フリツてｊ・フロツプ。

Claims (1)

1. 【特許請求の範囲】 １ 複数のサイリスタから構成されて直流電圧から交流
   電圧へ変換する逆変換回路と、前記サイリスタの一部を
   選択的にオンにするための制御回路とを含み、互に加熱
   され圧接される負荷を出力端に直接接続してフラッシュ
   させるように溶接用の出力電流を供給するフラッシュ溶
   接用インバータにおいて、前記制御回路は出力電流に対
   応した電流を検出して比較信号を発生する検出回路と、
   前記出力電流の最大値に対応して予め設定した基準信号
   と前記比較信号との比較をして一致が検出されたとき電
   流制限信号を発生する比較回路と、前記電流制限信号の
   発生により１の発振周波数から出力電圧において周期の
   短い他の発振周波数に発振出力を変える発振回路とを備
   えたことを特徴とするフラッシュ溶接用インバータ。 ２ 特許請求の範囲第１項記載のフラッシュ溶接用イン
   バータにおいて、発振回路は、鋸歯状波発振回路と、前
   記鋸歯状波発振回路からの比較信号と電流制限信号の検
   出の有無に従つてそれぞれ予め設定されたレベルから選
   択されたレベルの基準信号とが入力される比較回路と、
   前記比較回路の出力信号により前記鋸歯状波発振回路の
   発振をリセットするスイッチ回路と、前記比較回路の出
   力信号によりバイナリ動作をして発振回路の出力信号を
   得るフリップフロップとから構成されることを特徴とす
   るフラッシュ溶接用インバータ。 ３ 特許請求の範囲第１項記載のフラッシュ溶接用イン
   バータにおいて、検出回路は出力電流を供給するトラン
   スの一次側回路に備えられたことを特徴とするフラッシ
   ュ溶接用インバータ。 ４ 特許請求の範囲第１項記載のフラッシュ溶接用イン
   バータにおいて、検出回路は交流電圧から直流電圧に変
   換する順変換装置に備えられたことを特徴とするフラッ
   シュ溶接用インバータ。