JPS58394Y2 - デンリユウガタインパ−タノセイギヨソウチ - Google Patents
デンリユウガタインパ−タノセイギヨソウチInfo
- Publication number
- JPS58394Y2 JPS58394Y2 JP1975066595U JP6659575U JPS58394Y2 JP S58394 Y2 JPS58394 Y2 JP S58394Y2 JP 1975066595 U JP1975066595 U JP 1975066595U JP 6659575 U JP6659575 U JP 6659575U JP S58394 Y2 JPS58394 Y2 JP S58394Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- connection points
- peak value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案は誘導炉用などの電流型並列インバータの制御装
置に関する。
置に関する。
従来の電流型並列インバータの制御方式は第1図に示す
。
。
同図においてEdは直流電源、Ldは直流リアクトル、
Sl−S6はサイリスク、C1はコンデンサ、TCはコ
イルL2とコンデンサC2とからなる負荷としてのタン
ク回路、PDは接続点す。
Sl−S6はサイリスク、C1はコンデンサ、TCはコ
イルL2とコンデンサC2とからなる負荷としてのタン
ク回路、PDは接続点す。
C間の電圧位相を検出し、設定された位相になったらパ
ルス出力を後述のサイリスク制御回路SCに送出する位
相検出回路、SCはサイリスタSl〜S6を点弧させる
ためのゲートパルスを送出するサイリスク制御回路であ
る。
ルス出力を後述のサイリスク制御回路SCに送出する位
相検出回路、SCはサイリスタSl〜S6を点弧させる
ためのゲートパルスを送出するサイリスク制御回路であ
る。
このような構成のもとにサイリスク制御回路SCは位相
検出回路PDの出力にもとづいて、第5図a = fに
示すようなタイミングでサイリスタSl〜S6のゲート
へゲートパルスを送出して並列インバータの運転を行な
う。
検出回路PDの出力にもとづいて、第5図a = fに
示すようなタイミングでサイリスタSl〜S6のゲート
へゲートパルスを送出して並列インバータの運転を行な
う。
この場合、接続点a、c間の電圧が所定値を超えないよ
うに、すなわちa。
うに、すなわちa。
C間の電圧の波高値が一定となるように制御するための
波高値一定制御回路がないためコンデンサの電圧■cl
と負荷電圧Vtの電圧波形は第6図に示す如くなり、(
Vcl + V t )の電圧がサイリスクsl、s6
の点弧時に反転せず、回転動作は不安定となる。
波高値一定制御回路がないためコンデンサの電圧■cl
と負荷電圧Vtの電圧波形は第6図に示す如くなり、(
Vcl + V t )の電圧がサイリスクsl、s6
の点弧時に反転せず、回転動作は不安定となる。
すなわちコンデンサCIの初期電圧と短絡電流の関係で
起動時のシリーズコンデンサc1の電圧■c1の波形が
第6図の如く大きく変化する。
起動時のシリーズコンデンサc1の電圧■c1の波形が
第6図の如く大きく変化する。
このためシリーズコンデンサCIの初期電圧、短絡電流
値、タンク回路TCの周波数などを限定して起動しなけ
ればならなかった。
値、タンク回路TCの周波数などを限定して起動しなけ
ればならなかった。
また負荷TCの有り、無しでの起動がやりにくい。
本考案はこのような従来の問題点に鑑み、起動時の動作
周波数範囲を広くし、また無負荷、負荷時の起動を容易
にするようにした電流型インバータの制御装置を提供し
ようとするもので以下実施例を用いて説明する。
周波数範囲を広くし、また無負荷、負荷時の起動を容易
にするようにした電流型インバータの制御装置を提供し
ようとするもので以下実施例を用いて説明する。
第2図は本考案による電流型インバータの制御装置の一
実施例を示し、第1図と同一 あるいは相当部分には同
符号を用いている。
実施例を示し、第1図と同一 あるいは相当部分には同
符号を用いている。
同図においてRCは整流器であり、Edは直流電源の出
力電圧である。
力電圧である。
整流器RCの正端子は直流リアクトルLdを介してサイ
リスタSl 、 S3 、 S5の各アノード電極に接
続され、また整流器RCの負端子はサイリスクs2 、
s4 、 s6のカソード電極に接続されている。
リスタSl 、 S3 、 S5の各アノード電極に接
続され、また整流器RCの負端子はサイリスクs2 、
s4 、 s6のカソード電極に接続されている。
またサイリスタS1のカソード電極とサイリスタS2の
アノード電極との接続点aとサイリスタS3のカソード
電極とサイリスタS4のアノード電極との接続点すとの
間にはシリーズコンデンサCIが挿入接続されている。
アノード電極との接続点aとサイリスタS3のカソード
電極とサイリスタS4のアノード電極との接続点すとの
間にはシリーズコンデンサCIが挿入接続されている。
またサイリスタS5のカソード電極とサイリスタS6の
アノード電極との接続点Cと、前記接続点すとの間に負
荷としてのタンク回路TCが接続されている。
アノード電極との接続点Cと、前記接続点すとの間に負
荷としてのタンク回路TCが接続されている。
ここでは、タンク回路TCはコイルL2、コンデンサC
2、抵抗R2を並列接続して構成されている。
2、抵抗R2を並列接続して構成されている。
このように構成された電流型並列インバータを制御する
ためのインバータ制御装置ICについて以下述べる。
ためのインバータ制御装置ICについて以下述べる。
電流型インバータの制御装置ICは、一方の入力端子が
前記接続点aに、他方の入力端子が前記接続点Cに夫々
接続された波高値一定制御回路PCと、一方の入力端子
が前記接続点すに接続され、他方の入力端子が前記接続
点Cに接続された位相検出回路PDと、波高値一定制御
回路PCと位相検出回路PDの各出力を入力とし、負荷
電圧の安定前には波高値一定制御回路PCの出力を、負
荷電圧の安定してから即ち波高値一定制御回路PCの出
力と位相検出回路PDの出力の位相が一致したことを条
件に位相検出回路PDの出力を後段に送出するように切
換えるための切換回路swと、この切換回路SWの出力
に基づいてスイッチング素子ここではサイリスタS1〜
S6のゲー・トヘゲートパルスを送出し、サイリスクを
点弧させるサイリスク制御回路(一般にはスイッチング
制御回路と呼称するものとする)SCとから構成されて
いる。
前記接続点aに、他方の入力端子が前記接続点Cに夫々
接続された波高値一定制御回路PCと、一方の入力端子
が前記接続点すに接続され、他方の入力端子が前記接続
点Cに接続された位相検出回路PDと、波高値一定制御
回路PCと位相検出回路PDの各出力を入力とし、負荷
電圧の安定前には波高値一定制御回路PCの出力を、負
荷電圧の安定してから即ち波高値一定制御回路PCの出
力と位相検出回路PDの出力の位相が一致したことを条
件に位相検出回路PDの出力を後段に送出するように切
換えるための切換回路swと、この切換回路SWの出力
に基づいてスイッチング素子ここではサイリスタS1〜
S6のゲー・トヘゲートパルスを送出し、サイリスクを
点弧させるサイリスク制御回路(一般にはスイッチング
制御回路と呼称するものとする)SCとから構成されて
いる。
なお前記波高値一定制御回路PCはa。C間の電圧を検
出し、この検出電圧が設定値になったらパルス出力を送
出し、前記接続点a、c間の電圧が常に設定値を超えな
いように、すなわちa、c間の電圧の波高値が一定とな
るように制御するための回路であり、ここでは波高値一
定制御回路PCによる検出電圧すなわちa、c間の電圧
(Vt +VC1)が第3図に示す如く十K(ボルト)
になったときサイリスク制御回路scによりサイリスタ
S5.S2のゲートパルスを発生させ、また前記a、c
間の電圧(Vt +Vcl )が−k(ボルト)になっ
たとき、サイリスク制御回路SCによりサイリスタSl
、 S6のゲートパルスを発生させる。
出し、この検出電圧が設定値になったらパルス出力を送
出し、前記接続点a、c間の電圧が常に設定値を超えな
いように、すなわちa、c間の電圧の波高値が一定とな
るように制御するための回路であり、ここでは波高値一
定制御回路PCによる検出電圧すなわちa、c間の電圧
(Vt +VC1)が第3図に示す如く十K(ボルト)
になったときサイリスク制御回路scによりサイリスタ
S5.S2のゲートパルスを発生させ、また前記a、c
間の電圧(Vt +Vcl )が−k(ボルト)になっ
たとき、サイリスク制御回路SCによりサイリスタSl
、 S6のゲートパルスを発生させる。
また前記位相検出回路PDはす、c間の電圧Vtの位相
が設定された位相φ(たとえば1500)になったら、
パルス出力を送出する回路であって、ここでは第4図に
示すようにす、C間の電圧Vtが正電圧のときは図示の
如き位相φの時点でサイリスタS5 t 84を点弧す
るように、またす、c間の電圧Vtが負電圧のときは図
示の如き位相φの時点でサイリスタS3 + 86を点
弧するように、位相検出回路PDのパルス出力にもとづ
いてサイリスク制御回路SCはゲートパルスを送出する
。
が設定された位相φ(たとえば1500)になったら、
パルス出力を送出する回路であって、ここでは第4図に
示すようにす、C間の電圧Vtが正電圧のときは図示の
如き位相φの時点でサイリスタS5 t 84を点弧す
るように、またす、c間の電圧Vtが負電圧のときは図
示の如き位相φの時点でサイリスタS3 + 86を点
弧するように、位相検出回路PDのパルス出力にもとづ
いてサイリスク制御回路SCはゲートパルスを送出する
。
また前記サイリスク制御回路SCは、変流器CTと直流
電流検出回路DCCTと設定器SEと比較器CPと発振
器O8CとRSフリップフロップR8FFI 、R8F
F2とタイマ回路TM1.TM2とパルス発生器PGと
ナンド回路NAND1.NAND2と位相検出器P D
Iとアンド回路ANDとサイリスタS1.S6のゲート
回路(El−G6などから構成されている。
電流検出回路DCCTと設定器SEと比較器CPと発振
器O8CとRSフリップフロップR8FFI 、R8F
F2とタイマ回路TM1.TM2とパルス発生器PGと
ナンド回路NAND1.NAND2と位相検出器P D
Iとアンド回路ANDとサイリスタS1.S6のゲート
回路(El−G6などから構成されている。
なおタイマ回路TM2は確実にタンク回路負荷の電圧が
確立するまでを設定するためのもので、タイマ回路TM
1の出力にもとづいてタイマがセットされ、サイリスタ
Sl、S6とS2.S5の運転指令の予め決められた時
間になると出力を送出する。
確立するまでを設定するためのもので、タイマ回路TM
1の出力にもとづいてタイマがセットされ、サイリスタ
Sl、S6とS2.S5の運転指令の予め決められた時
間になると出力を送出する。
次に第5図のタイミングチャートを用いて第2図の電流
型並列インバータの制御動作について説明する。
型並列インバータの制御動作について説明する。
なお第5図a−fは夫々sl −86のゲートパルスを
示し、同図g、hは夫々コンデンサCIの電圧V c
1および負荷電圧Vtの電圧波形を示す1、始動時に、
まず始動指令によりRSフリップフロップR8FFIが
セットされると共にタイマ回路TM1がセットされタイ
マ動作を開始する。
示し、同図g、hは夫々コンデンサCIの電圧V c
1および負荷電圧Vtの電圧波形を示す1、始動時に、
まず始動指令によりRSフリップフロップR8FFIが
セットされると共にタイマ回路TM1がセットされタイ
マ動作を開始する。
そしてこのRSフリップフロップR8FFIの出力によ
りナンド回路NAND、のゲー1へを開き発振器O8C
の出力をサイリスクSl + 86のゲート回路Glv
G6に供給し、サイリスタ81 + 86を点弧しく
第5図a、fの区間TI参照)、シリーズ、コンデンサ
Ciを充電する。
りナンド回路NAND、のゲー1へを開き発振器O8C
の出力をサイリスクSl + 86のゲート回路Glv
G6に供給し、サイリスタ81 + 86を点弧しく
第5図a、fの区間TI参照)、シリーズ、コンデンサ
Ciを充電する。
タイマ回路TM1がT1時間を確認するとタイマ回路T
MIはRSフリップフロップR8FFIをリセットする
と共にRSフリップフロップR8FF2をセットL、か
つタイマ回路TM2のタイマをセットする。
MIはRSフリップフロップR8FFIをリセットする
と共にRSフリップフロップR8FF2をセットL、か
つタイマ回路TM2のタイマをセットする。
従ってナンド回路NAND、のゲートはRSフリップフ
ロップR8FF1の出力によって閉じられるが、一方R
SフリップフロップR8FF2の出力によりナンド回路
NAND2のゲートを開き、発振器O8Cの出力をサイ
リスクsl、s2のゲート回路(3−1,G2に供給し
、サイリスタSl。
ロップR8FF1の出力によって閉じられるが、一方R
SフリップフロップR8FF2の出力によりナンド回路
NAND2のゲートを開き、発振器O8Cの出力をサイ
リスクsl、s2のゲート回路(3−1,G2に供給し
、サイリスタSl。
S2を点弧しく第5図a、bの区間T2参照)、短絡電
流を流す。
流を流す。
この短絡電流(直流電流)は変流器CTで検出され、直
流電流検出回路DCCTを介して設定器SEの設定値と
つき合せられ、その偏差信号が比較器CPに入力される
。
流電流検出回路DCCTを介して設定器SEの設定値と
つき合せられ、その偏差信号が比較器CPに入力される
。
そして比較器CPにおいて、その入力される偏差信号が
所定値に達したら、即ち前記短絡電流(直流電流)が設
定値となったら、比較器CPの出力によりRSフリップ
フロップR8FF2をリセットすると同時に、パルス発
生器PGを駆動させる。
所定値に達したら、即ち前記短絡電流(直流電流)が設
定値となったら、比較器CPの出力によりRSフリップ
フロップR8FF2をリセットすると同時に、パルス発
生器PGを駆動させる。
従ってRSフリップフロップR8FF2の出力によりナ
ンド回路NAND2のゲートを閉じると共にパルス発生
器PGの出力をサイリスクs2 、 S5のゲート回路
G2.G5に供給し、サイリスタs2 、 s5のゲー
トに時刻T3で第5図b + eに示すように点弧パル
スを供給し、サイリスタS2.S5を点弧する。
ンド回路NAND2のゲートを閉じると共にパルス発生
器PGの出力をサイリスクs2 、 S5のゲート回路
G2.G5に供給し、サイリスタs2 、 s5のゲー
トに時刻T3で第5図b + eに示すように点弧パル
スを供給し、サイリスタS2.S5を点弧する。
一方パルス発生器PGが駆動したことを条件に切換回路
SWを波高値一定制御回路PGの出力がサイリスク制御
回路SCへ送出されるよう切換える。
SWを波高値一定制御回路PGの出力がサイリスク制御
回路SCへ送出されるよう切換える。
これ以後波高値一定制御回路PCの出力が切換回路SW
を介してサイリスク制御回路SCに供給される。
を介してサイリスク制御回路SCに供給される。
従って、シリーズコンデンサCIおよびタンク回路TC
は励振されて行く(第5図g、h参照)。
は励振されて行く(第5図g、h参照)。
このとき、a、c間の電圧(Vt +Vcl )が一定
制御されているため、サイリスタS1 、 S6の点弧
(第5図a、f参照)、サイリスタS2.S5の点弧(
第5図す、e参照)を交互に繰り返し、シリーズコンデ
ンサC1およびタンク回路TCの電圧波形が安定になる
ようにシリーズコンデンサc1およびタンク回路TCが
動作する。
制御されているため、サイリスタS1 、 S6の点弧
(第5図a、f参照)、サイリスタS2.S5の点弧(
第5図す、e参照)を交互に繰り返し、シリーズコンデ
ンサC1およびタンク回路TCの電圧波形が安定になる
ようにシリーズコンデンサc1およびタンク回路TCが
動作する。
なお、従来の如く波高値一定制御回路PCによる一定電
圧制御がないときは、(Vcl+ V t )の電圧の
傾きが時刻T4におけるサイリスタSl 、 S6の点
弧時に反転していないため、コンデンサの電圧■C1と
負荷のタンク回路TCの電圧Vtは第6図に示すような
電圧波形となり、回路動作は不安定となる。
圧制御がないときは、(Vcl+ V t )の電圧の
傾きが時刻T4におけるサイリスタSl 、 S6の点
弧時に反転していないため、コンデンサの電圧■C1と
負荷のタンク回路TCの電圧Vtは第6図に示すような
電圧波形となり、回路動作は不安定となる。
その後、タンク回路TCの電圧が安定してから、即ち位
相検出器PD、で波高値一定制御回路PCの出力と位相
検出回路PDの出力の位相が一致したことを検出したこ
とを条件に送出される出力とタイマ回路T M2のタイ
マ動作出力(サイリスクS1+86とサイリスクs2
、 S5の運転指令の予め決められた時間後であること
をさす)とのアンドがアンド回路A、 N Dでとられ
、一致したとき切換回路SWを位相検出回路PDの出力
が波高値一定制御回路PCの出力に代ってサイリスク制
御回路SCに供給されるように切換える。
相検出器PD、で波高値一定制御回路PCの出力と位相
検出回路PDの出力の位相が一致したことを検出したこ
とを条件に送出される出力とタイマ回路T M2のタイ
マ動作出力(サイリスクS1+86とサイリスクs2
、 S5の運転指令の予め決められた時間後であること
をさす)とのアンドがアンド回路A、 N Dでとられ
、一致したとき切換回路SWを位相検出回路PDの出力
が波高値一定制御回路PCの出力に代ってサイリスク制
御回路SCに供給されるように切換える。
この切換回路SWの切換動作により波高値一定制御回路
PCのパルス出力に代って位相検出回路PDのパルス出
力が切換回路SWを介してサイリスク制御回路SCに供
給される。
PCのパルス出力に代って位相検出回路PDのパルス出
力が切換回路SWを介してサイリスク制御回路SCに供
給される。
従ってこの切換回路SWの切換動作によりサイリスク制
御回路SCはサイリスタSl。
御回路SCはサイリスタSl。
S2のゲート制御信号の送出を停止しこれに代って時刻
T6以後、サイリスクS3.S6の点弧のためのゲート
パルス(第5図c、f参照)、サイリスクs4 、 s
5の点弧のためのゲートパルス(第5図d、e参照)を
交互に送出して、サイリスタS3 tS6の点弧、サイ
リスタS4.S5の点弧を交互に繰り返し、電流型並列
インパークの正常運転に入る。
T6以後、サイリスクS3.S6の点弧のためのゲート
パルス(第5図c、f参照)、サイリスクs4 、 s
5の点弧のためのゲートパルス(第5図d、e参照)を
交互に送出して、サイリスタS3 tS6の点弧、サイ
リスタS4.S5の点弧を交互に繰り返し、電流型並列
インパークの正常運転に入る。
このときコンデンサC1は当然切離されることになる。
従って時刻T6以後コンデンサC1の電圧■cl波形は
口で示されるが、これはコンデンサCIの放電電圧波形
イにタンク回路TCの発生電圧の影響が加わるからであ
る。
口で示されるが、これはコンデンサCIの放電電圧波形
イにタンク回路TCの発生電圧の影響が加わるからであ
る。
なお、本実施例第2図において、タイマ回路TM2を用
いているが、このタイマ回路TM2の代わりにタンク回
路TCの検出電圧と設定値とを比較し、タンク回路TC
の検出電圧が設定値に達したらアンド回路ANDの一方
の入力端子に出力する比較器を用いてもよい。
いているが、このタイマ回路TM2の代わりにタンク回
路TCの検出電圧と設定値とを比較し、タンク回路TC
の検出電圧が設定値に達したらアンド回路ANDの一方
の入力端子に出力する比較器を用いてもよい。
以上述べたことかられかるように波高値一定制御をする
ことによって、時刻T4は負荷電流がサイリスタS2
、 s5(ON +OFF )からs、 、 56(O
FF +ON)に転流させるに十分な負荷電圧が発生し
ている。
ことによって、時刻T4は負荷電流がサイリスタS2
、 s5(ON +OFF )からs、 、 56(O
FF +ON)に転流させるに十分な負荷電圧が発生し
ている。
そのためs2 、 Ssの逆電圧期間が十分とれインバ
ータ動作は安定となる(第7図a参照)。
ータ動作は安定となる(第7図a参照)。
しかし、波高値一定制御が行なわれない場合は時刻T4
時におけるパルスが制御装置の内部発振器で決定される
ため、負荷と、シリーズコンデンサCIの初期充電電圧
と81 、82’を流す初期電流の関係がマツチングし
ないときは第6図または第7図すの如くなり、S2.S
sのターンオフ時間(転流余裕時間)tlが充分にとれ
なくなり、すなわちサイリスクのターンオフタイムより
小さくなり、転流失敗となる。
時におけるパルスが制御装置の内部発振器で決定される
ため、負荷と、シリーズコンデンサCIの初期充電電圧
と81 、82’を流す初期電流の関係がマツチングし
ないときは第6図または第7図すの如くなり、S2.S
sのターンオフ時間(転流余裕時間)tlが充分にとれ
なくなり、すなわちサイリスクのターンオフタイムより
小さくなり、転流失敗となる。
従って、本考案による電流型インパークの制御装置を用
いれば、次のような種々の効果を奏する。
いれば、次のような種々の効果を奏する。
(1)起動時の動作周波数範囲を広くすることができる
。
。
(2)接続点a、b間のシリーズコンデンサCIの電圧
上昇がないため、スイッチング素子(たとえば第2図の
如きサイリスク)の電圧定格を下げることができる。
上昇がないため、スイッチング素子(たとえば第2図の
如きサイリスク)の電圧定格を下げることができる。
(3)波高値一定制御により負荷の有無に関係なくイン
バータの起動が容易である。
バータの起動が容易である。
第1図は従来の電流型インバータの制御方式の一例を示
す回路図、第2図は本考案による電流型インバータの制
御装置の一実施例を示す回路図、第3図および第4図は
夫々第2図における波高値一定制御回路RCおよび位相
検出回路PDの動作説明図、第5図a = hは第2図
の動作説明のためのタイミングチャート、第6図a、b
は第5図に関連づけた従来のタイミングチャート、第7
図aおよびbは夫々波高値一定制御のある場合および波
高値一定制御のない場合のVt+Vc1の要部電圧波形
を示す図であって、図中Edは直流電源、Ldは直流リ
アクトル、5l−86はサイリスク、C1はコンデンサ
、TCはタンク回路、PCは波高値一定制御回路、PD
は位相検出回路、SWは切換回路、SCはサイリスタ制
御回路、ICはインバータ制御装置を示す。
す回路図、第2図は本考案による電流型インバータの制
御装置の一実施例を示す回路図、第3図および第4図は
夫々第2図における波高値一定制御回路RCおよび位相
検出回路PDの動作説明図、第5図a = hは第2図
の動作説明のためのタイミングチャート、第6図a、b
は第5図に関連づけた従来のタイミングチャート、第7
図aおよびbは夫々波高値一定制御のある場合および波
高値一定制御のない場合のVt+Vc1の要部電圧波形
を示す図であって、図中Edは直流電源、Ldは直流リ
アクトル、5l−86はサイリスク、C1はコンデンサ
、TCはタンク回路、PCは波高値一定制御回路、PD
は位相検出回路、SWは切換回路、SCはサイリスタ制
御回路、ICはインバータ制御装置を示す。
Claims (1)
- 夫々2個のスイッチング素子を順方向に直列接続してな
る第1ないし第3の直列体を並列接続し、これらの第1
ないし第3の直列体の両端に直流入力を供給し、前記第
1および第2の直列体を構成する夫々2個のスイッチン
グ素子の接続点a + b間にコンデンサを接続し、第
2および第3の直列体を構成する夫々2個のスイッチン
グ素子の接続点b v c間にタンク回路負荷を接続し
てなる電流型インバータにおいて、この電流型インバー
タの制御装置として、前記接続点a、c間の電圧を検出
し、この検出電圧が設定値になったらパルス出力を送出
し、前記接続点a、c間の電圧の波高値が一定となるよ
う制御するための波高値一定制御回路と、前記接続点す
、c間の電圧位相を検出し、設定された位相になったら
パルス出力を送出する位相検出回路と、前記波高値一定
制御回路の出力と前記位相検出回路の出力を入力とし、
前記波高値一定制御回路の出力と前記位相検出回路の出
力の位相が一致した条件で前記波高値一定制御回路の出
力に代って前記位相検出回路の出力を送出するように切
換える切換回路と、この切換回路の出力にもとづいて接
続点a、c間の前記コンデンサと前記負荷又はす、c間
の前記タンク回路負荷を含む夫々の前記インバータの所
定のスイッチング素子の制御信号を送出するスイッチン
グ制御回路とを備えたことを特徴とする電流型インバー
タの制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1975066595U JPS58394Y2 (ja) | 1975-05-16 | 1975-05-16 | デンリユウガタインパ−タノセイギヨソウチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1975066595U JPS58394Y2 (ja) | 1975-05-16 | 1975-05-16 | デンリユウガタインパ−タノセイギヨソウチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS51145525U JPS51145525U (ja) | 1976-11-22 |
JPS58394Y2 true JPS58394Y2 (ja) | 1983-01-06 |
Family
ID=28532636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1975066595U Expired JPS58394Y2 (ja) | 1975-05-16 | 1975-05-16 | デンリユウガタインパ−タノセイギヨソウチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58394Y2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3599078A (en) * | 1970-05-05 | 1971-08-10 | Westinghouse Electric Corp | Starting circuit for parallel tuned inverter |
-
1975
- 1975-05-16 JP JP1975066595U patent/JPS58394Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS51145525U (ja) | 1976-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890000313B1 (ko) | 고전압 발생장치 | |
US4949015A (en) | Bridge inverter ballast for fluorescent lamp | |
JPS58394Y2 (ja) | デンリユウガタインパ−タノセイギヨソウチ | |
JPS5822943B2 (ja) | テンリユウセイギヨソウチ | |
US4899086A (en) | Electroluminescence light emission apparatus | |
JPS6249821B2 (ja) | ||
JPH0154944B2 (ja) | ||
US6621237B2 (en) | Gas-discharge lamp lighting apparatus with optimized circuit configuration | |
JP3372146B2 (ja) | 位相制御回路 | |
JPS6124916B2 (ja) | ||
JPH0666663B2 (ja) | パルス高電圧発生装置 | |
MX2007012118A (es) | Circuito de arranque de impulso. | |
JPS593115B2 (ja) | インバ−タの制御方式 | |
SU1226583A1 (ru) | Устройство дл включени силового тиристора | |
JPS5883123A (ja) | 点火装置 | |
JP2650484B2 (ja) | インバータ装置の停止回路 | |
JPS5914992B2 (ja) | インバ−タ装置 | |
JPS5843183A (ja) | 電力変換装置 | |
JP3170833B2 (ja) | アーク加工用電源装置 | |
JPH0722603Y2 (ja) | 点火装置 | |
JPH0340479B2 (ja) | ||
JPS59315B2 (ja) | フラツシユ溶接用インバ−タ | |
JPH11307285A (ja) | 高圧放電灯点灯装置 | |
JPS5854748B2 (ja) | インバ−タ装置 | |
JPS584438B2 (ja) | ホウデントウシドウソウチ |