JPS5931061A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JPS5931061A JPS5931061A JP12325683A JP12325683A JPS5931061A JP S5931061 A JPS5931061 A JP S5931061A JP 12325683 A JP12325683 A JP 12325683A JP 12325683 A JP12325683 A JP 12325683A JP S5931061 A JPS5931061 A JP S5931061A
- Authority
- JP
- Japan
- Prior art keywords
- region
- wiring
- semiconductor device
- collector
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000015556 catabolic process Effects 0.000 claims description 20
- 238000000605 extraction Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- -1 charge spillage Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035936 sexual power Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の利用分野
本発明は、高耐圧半導体装置に関し、特に集積回路中の
不純物領域の耐圧値を向上させた半導体装置に関する。
不純物領域の耐圧値を向上させた半導体装置に関する。
（２）従来技術
モノリシックＩ Ｃ（ｍｏｎｏ…ｈｉｅ ｉｎｔｅｇｒ
ａｔｅｄ ｃｉｒｃ−ｕｉｔ ）の高耐圧化をさまたげ
ている一つの大きな要因として、チップ内の配線による
耐圧値低下がある。
ａｔｅｄ ｃｉｒｃ−ｕｉｔ ）の高耐圧化をさまたげ
ている一つの大きな要因として、チップ内の配線による
耐圧値低下がある。
第１図を用い、チップ内配線５による不純物領域２と半
導体基体１との間のＰＮ接合耐圧値の低下について説明
する。第１図（Ａ）は平面図、第１図（Ｂ）は断面図で
ある。ここでは、半導体基体ｌの極手をＮ型とする。２
はＰ型拡散層で、通常のＩＣに於いては、ＮＰＮトラン
ジスタのペース領域、ＰＮＰ）ランジスタのエミッタ、
コレクタ領域、および抵抗体として用いられる。
導体基体１との間のＰＮ接合耐圧値の低下について説明
する。第１図（Ａ）は平面図、第１図（Ｂ）は断面図で
ある。ここでは、半導体基体ｌの極手をＮ型とする。２
はＰ型拡散層で、通常のＩＣに於いては、ＮＰＮトラン
ジスタのペース領域、ＰＮＰ）ランジスタのエミッタ、
コレクタ領域、および抵抗体として用いられる。
この拡散層自体の耐圧値は、高耐圧化を考えると、主と
して基体１とで作るＰＮ接合の曲率で決まるようになる
。基体１の比抵抗が２００−儂、拡散層２の拡散深さ２
．５μｍ１その面積抵抗が２００Ω／口の場合には、そ
の耐圧値は約１４０■吉なる。この拡散層自体の耐圧値
の向上としては、１）拡散深さを増大する、２）第２図
に示す様に、拡散層２の囲りに不純物濃度の低い領域３
を形成する（（Ａ）は平面図、（Ｂ）は新面図）等が実
施されている。例えば、拡散深さを５μｍにすれば、耐
圧値は約２５０Ｖにすることができる。又、低不純物濃
度領域３の例では、１０にΩ／口程度の面積抵抗を有す
る領域３を、領域２の回りに１０μｍ以上の幅で形成す
ることにより、２００■程度まで領域２と基体１との耐
圧を一トげることができる。
して基体１とで作るＰＮ接合の曲率で決まるようになる
。基体１の比抵抗が２００−儂、拡散層２の拡散深さ２
．５μｍ１その面積抵抗が２００Ω／口の場合には、そ
の耐圧値は約１４０■吉なる。この拡散層自体の耐圧値
の向上としては、１）拡散深さを増大する、２）第２図
に示す様に、拡散層２の囲りに不純物濃度の低い領域３
を形成する（（Ａ）は平面図、（Ｂ）は新面図）等が実
施されている。例えば、拡散深さを５μｍにすれば、耐
圧値は約２５０Ｖにすることができる。又、低不純物濃
度領域３の例では、１０にΩ／口程度の面積抵抗を有す
る領域３を、領域２の回りに１０μｍ以上の幅で形成す
ることにより、２００■程度まで領域２と基体１との耐
圧を一トげることができる。
しかし、第１図、第２図に示したように、金属配線５が
、拡散層２の上を絶縁膜（Ｓｉ０２等）４を介して通過
する場合には、上鮎耐圧値を保持することができなくな
る。すなわち、配線５の電位が、基体１の電位に等しい
場合に、絶縁膜４の厚さを１μＩｎ吉するき、領域２の
耐圧値は約９０■、第２図のように低不純物濃度領域３
を付加したものでも、１．４０Ｖ程度の値となる。これ
は、不純物領域２から基体１側へ延びる空乏層を、配線
５がその電位によりさまたげるため、基体表面部分の電
界強度が強くなり、本来の耐圧値より低くなるからであ
る。第２図の場合は、不純物領域３の不純物濃度量によ
り、耐圧値を第１図の場合に比べて高めることができる
が、やはり不純物領域２と３の境界上の表面部分の電界
が強くなり、耐圧値が低下するこ吉になる。
、拡散層２の上を絶縁膜（Ｓｉ０２等）４を介して通過
する場合には、上鮎耐圧値を保持することができなくな
る。すなわち、配線５の電位が、基体１の電位に等しい
場合に、絶縁膜４の厚さを１μＩｎ吉するき、領域２の
耐圧値は約９０■、第２図のように低不純物濃度領域３
を付加したものでも、１．４０Ｖ程度の値となる。これ
は、不純物領域２から基体１側へ延びる空乏層を、配線
５がその電位によりさまたげるため、基体表面部分の電
界強度が強くなり、本来の耐圧値より低くなるからであ
る。第２図の場合は、不純物領域３の不純物濃度量によ
り、耐圧値を第１図の場合に比べて高めることができる
が、やはり不純物領域２と３の境界上の表面部分の電界
が強くなり、耐圧値が低下するこ吉になる。
この耐圧劣化を少くする方法としては、絶縁膜４の厚さ
を厚くする手段があるが、製造プロセス上現状の１μｍ
以上にするのは困難である。
を厚くする手段があるが、製造プロセス上現状の１μｍ
以上にするのは困難である。
第３図（Ａ）に従来の高耐圧ＩＣで用いられる抵抗素子
を示す。２及び２１はＰ型拡散層であり、抵抗体となる
拡散層である。５１及び５２が抵抗体２の取り出し電極
となっており、５１が高電位側電極、５２が低電位側電
極である。この抵抗体の特徴は、高電位側電極５１の延
長部５１′が抵抗体２の上部をおおっている点にある。
を示す。２及び２１はＰ型拡散層であり、抵抗体となる
拡散層である。５１及び５２が抵抗体２の取り出し電極
となっており、５１が高電位側電極、５２が低電位側電
極である。この抵抗体の特徴は、高電位側電極５１の延
長部５１′が抵抗体２の上部をおおっている点にある。
これは、近接する別の抵抗体２１との間に生じる寄生Ｍ
ＯＳトランジスタを防止する目的で設けられている。第
３図（Ｂ）に第３図（Ａ）のＡ−Ａ’線の断面構造図を
示しである。第３図（Ｂ）を用い配線５１′の効果を説
明する。５１′が存在しない場合には、Ａ−Ａ’線の断
面構造は第３図（Ｃ）のような構造となる。抵抗体２と
２１との間に電位差があり、いずれか高い方の電位より
２と２１で形成するＭＯ８＋−ランジスタのｖＴｌ（よ
り低い電位の電荷６が絶縁膜４の上部に乗った場合には
、寄生ＭＯ８Ｉ−ランジスタは導通状態になり、抵抗体
２と２１の間に電流が流れることになる。電荷６は、い
わゆるチャージこぼれという現象により生じ、裸の半導
体あるいは金属配線から主さして電子が絶縁膜−ヒを移
動するため生じる。この現象は電界が強いほど生じやす
く、高耐圧ＩＣでは必ず生じる現象である。又その電位
も、ＩＣチップの最小電位まで達すると考えなければな
らない。
ＯＳトランジスタを防止する目的で設けられている。第
３図（Ｂ）に第３図（Ａ）のＡ−Ａ’線の断面構造図を
示しである。第３図（Ｂ）を用い配線５１′の効果を説
明する。５１′が存在しない場合には、Ａ−Ａ’線の断
面構造は第３図（Ｃ）のような構造となる。抵抗体２と
２１との間に電位差があり、いずれか高い方の電位より
２と２１で形成するＭＯ８＋−ランジスタのｖＴｌ（よ
り低い電位の電荷６が絶縁膜４の上部に乗った場合には
、寄生ＭＯ８Ｉ−ランジスタは導通状態になり、抵抗体
２と２１の間に電流が流れることになる。電荷６は、い
わゆるチャージこぼれという現象により生じ、裸の半導
体あるいは金属配線から主さして電子が絶縁膜−ヒを移
動するため生じる。この現象は電界が強いほど生じやす
く、高耐圧ＩＣでは必ず生じる現象である。又その電位
も、ＩＣチップの最小電位まで達すると考えなければな
らない。
従って、５０Ｖを越えるＩＣにおいては、必ずこの寄生
ＭＯＳトランジスタに対する対策を実施しなければなら
ない。
ＭＯＳトランジスタに対する対策を実施しなければなら
ない。
上記、チャージこぼれ電荷による寄生ＭＯ８Ｉ−ランジ
スタの発生を防止する手段が、第３図（Ａ）、ｌ）の配
線５１′である。第３図（Ａ）におけるＡ−Ａ’線の断
面を第３図（Ｈ）・ に示したように、こぼれ電荷６が
存在しても、配線５１′の電位を、抵抗体２の最高電位
とし、しかも抵抗体２１よりも高電位にしておけば、２
と２１の間に寄生ＭＯＳトランジスタが発生すると吉は
ない。反対に、抵抗２１側の電位が、２の電位より高い
場合には、抵抗体２１の最高電位の配線にて、抵抗体２
１の上部をおおえば良い。最も確実な寄生ＭＯＳトラン
ジスタ防止方法は、従ってＩＣ内の最高電位を有する配
線で抵抗体の上部をおおうことになる。この場合の問題
点は、先に述べたように、抵抗体と基体との間の耐圧値
が低下することである。さらに、第３図の配線５１’の
場合においても、抵抗両端の電圧が高い時には同様の基
板との側圧低下が生じることは明らかである。
スタの発生を防止する手段が、第３図（Ａ）、ｌ）の配
線５１′である。第３図（Ａ）におけるＡ−Ａ’線の断
面を第３図（Ｈ）・ に示したように、こぼれ電荷６が
存在しても、配線５１′の電位を、抵抗体２の最高電位
とし、しかも抵抗体２１よりも高電位にしておけば、２
と２１の間に寄生ＭＯＳトランジスタが発生すると吉は
ない。反対に、抵抗２１側の電位が、２の電位より高い
場合には、抵抗体２１の最高電位の配線にて、抵抗体２
１の上部をおおえば良い。最も確実な寄生ＭＯＳトラン
ジスタ防止方法は、従ってＩＣ内の最高電位を有する配
線で抵抗体の上部をおおうことになる。この場合の問題
点は、先に述べたように、抵抗体と基体との間の耐圧値
が低下することである。さらに、第３図の配線５１’の
場合においても、抵抗両端の電圧が高い時には同様の基
板との側圧低下が生じることは明らかである。
（３） 発明の目的
本発明は、上記従来技術の欠点を改善し、高耐圧集積回
路（高耐圧ＩＣ）を構成できる半導体装置の構造を提供
することを目的上する。すなわち、本発明は、トランジ
スタ、抵抗等を構成する不純物領域と配線を有する半導
体装置を、高耐圧化に適する構造とするこきを目的とす
る。
路（高耐圧ＩＣ）を構成できる半導体装置の構造を提供
することを目的上する。すなわち、本発明は、トランジ
スタ、抵抗等を構成する不純物領域と配線を有する半導
体装置を、高耐圧化に適する構造とするこきを目的とす
る。
又、本発明は、寄生ＭＯ８）ランジスタの発生を防止し
、しかも高耐圧の新しい半導体装置構造を提供すること
を目的とする。
、しかも高耐圧の新しい半導体装置構造を提供すること
を目的とする。
（４） 発明の総括説明
上記目的を達成するため、本発明の半導体装置では、ト
ランジスタ、抵抗等を構成する不純物領域の周囲に、低
不純物濃度領域を設け、さらに、配線は前記不純物領域
上に位置せずに、前記低不純物領域上に位置する様にし
た装置である。なお、本発明の装置において、不純物領
域に対するコンタクト電極（取り出し電極）は従来溝造
と同様の構造で良い。本発明における対象となる配線は
、コンタクト電極と他の電極、例えば他のコンタクト電
極、ポンディングパッド等との間を結ぶ配線さらには寄
生ＭＯＳトランジスタ防止のために、コンタクト電極か
ら伸延する電極等を示す。
ランジスタ、抵抗等を構成する不純物領域の周囲に、低
不純物濃度領域を設け、さらに、配線は前記不純物領域
上に位置せずに、前記低不純物領域上に位置する様にし
た装置である。なお、本発明の装置において、不純物領
域に対するコンタクト電極（取り出し電極）は従来溝造
と同様の構造で良い。本発明における対象となる配線は
、コンタクト電極と他の電極、例えば他のコンタクト電
極、ポンディングパッド等との間を結ぶ配線さらには寄
生ＭＯＳトランジスタ防止のために、コンタクト電極か
ら伸延する電極等を示す。
第４図、第５図に、本発明の半導体装置における不純物
領域と配線との配置構成の基体構造を示す。第４図は第
１の基本構造を示し、（Ａ）は平面図、（Ｂ）は断面図
である。第４図において、配線５は、不純物領域２の周
辺に設けられた低不純物濃度領域３上のみに存在し、そ
こで終端している。第５図は第２の基本構造を示し、（
Ａ）は平面図、（Ｂ）は断面図である。第５図において
、配線５は不純物領域２の周辺に設けられた低不純物濃
度領域３上であって、不純物領域２の間隙部を通り抜け
ている。
領域と配線との配置構成の基体構造を示す。第４図は第
１の基本構造を示し、（Ａ）は平面図、（Ｂ）は断面図
である。第４図において、配線５は、不純物領域２の周
辺に設けられた低不純物濃度領域３上のみに存在し、そ
こで終端している。第５図は第２の基本構造を示し、（
Ａ）は平面図、（Ｂ）は断面図である。第５図において
、配線５は不純物領域２の周辺に設けられた低不純物濃
度領域３上であって、不純物領域２の間隙部を通り抜け
ている。
以上、第４図、第５図の基本構造を用い、本発明の半導
体装置では、高耐圧ＩＣを実現できる。
体装置では、高耐圧ＩＣを実現できる。
（５）実施例
以下、本発明を実施例を参照して詳細に説明する０
第６図に本発明の高耐圧半導体装置構造を用いたＰＮＰ
トランジスタの実施例を示す。第６図（Ａ）は平面図
、第６図（Ｂ）は第６図（Ａ）におけるＡ−Ａ’線の断
面図、第６図（Ｃ）は第６図（Ａ）におけるＢ−Ｂ’線
の断面図である。この実施例のＰＮＰＩ−ランジスタは
、第５図の高耐圧構造を用いたものである。
トランジスタの実施例を示す。第６図（Ａ）は平面図
、第６図（Ｂ）は第６図（Ａ）におけるＡ−Ａ’線の断
面図、第６図（Ｃ）は第６図（Ａ）におけるＢ−Ｂ’線
の断面図である。この実施例のＰＮＰＩ−ランジスタは
、第５図の高耐圧構造を用いたものである。
第６図において、２２．２３はＰ型の不純物領域（不純
物濃度５×１０１８／ｃ／／を程度）であり、それぞれ
ラテラルＰＮＰトランジスタのエミッタ、コレクタ領域
を形成している。Ｎ形半導体基体（例えばＳｉ基体）ｌ
は、ベース領域であり（不純物濃度１０ ” ／ ｃ４
程度）、７はベース取り出し用の高不純物濃度Ｎ型領域
（不純物濃度ｌＯ２／／ＣＩ／を程度）である。
物濃度５×１０１８／ｃ／／を程度）であり、それぞれ
ラテラルＰＮＰトランジスタのエミッタ、コレクタ領域
を形成している。Ｎ形半導体基体（例えばＳｉ基体）ｌ
は、ベース領域であり（不純物濃度１０ ” ／ ｃ４
程度）、７はベース取り出し用の高不純物濃度Ｎ型領域
（不純物濃度ｌＯ２／／ＣＩ／を程度）である。
エミッタ領域から延びる取り出し電極５０（点１１１り
は、コレクタ領域２３から延びる低不純物濃度層３２（
不純物濃度１ｏ １２ ／、ｄｌ程度）の上部まで延び
、しかも配線５０′（点線）はコレクタ領域２３の上部
を第７図（Ｃ）のＢ−Ｂ’断面で示ずように通過しない
。この構造により、コレクタ・エミッタ間の耐圧を向上
することができる。しかも、ベース幅領域（第６図（１
３）のＡ−Ａ’断面での領域２２（！：３２との間）の
上部はすべて、エミッタ電位の配線５０でおおわれてい
るため、チャージこぼれ等の電荷、イオンの影響を受け
ず、信頼性の向上も達成されている。
は、コレクタ領域２３から延びる低不純物濃度層３２（
不純物濃度１ｏ １２ ／、ｄｌ程度）の上部まで延び
、しかも配線５０′（点線）はコレクタ領域２３の上部
を第７図（Ｃ）のＢ−Ｂ’断面で示ずように通過しない
。この構造により、コレクタ・エミッタ間の耐圧を向上
することができる。しかも、ベース幅領域（第６図（１
３）のＡ−Ａ’断面での領域２２（！：３２との間）の
上部はすべて、エミッタ電位の配線５０でおおわれてい
るため、チャージこぼれ等の電荷、イオンの影響を受け
ず、信頼性の向上も達成されている。
さらに、ベース幅（第６図（Ｂ）のＡ−Ａ’断面での領
域２２と３２との距離）の大きさと、領域３２の長さを
適当に制御することにより、耐圧は領域２２と２３の距
離で決まり、ＰＮＰ）ランジスタの電流増幅率はベース
幅で決まるようにすることができる。このことは従来の
高耐圧ＰＮＰトランジスタでは困難であった、耐圧の向
上とｈ□の向上を両立させ得ることを意味している。
域２２と３２との距離）の大きさと、領域３２の長さを
適当に制御することにより、耐圧は領域２２と２３の距
離で決まり、ＰＮＰ）ランジスタの電流増幅率はベース
幅で決まるようにすることができる。このことは従来の
高耐圧ＰＮＰトランジスタでは困難であった、耐圧の向
上とｈ□の向上を両立させ得ることを意味している。
さらに耐圧とは直接関係なく、ベース幅を設定できるこ
とから、周波数特性の改善もできることになる。
とから、周波数特性の改善もできることになる。
以上述べたように、第６図に示す構造を用いることによ
り、従来に比べ、高耐圧で、しかもり１．。
り、従来に比べ、高耐圧で、しかもり１．。
ｆＴの高い、信頼性に優れたＰＮＰ ）ランジスタを容
易に実現できることになる。
易に実現できることになる。
０
第１図は従来の半導体装置における不純物領域と配線の
配置関係を示す構成図、第２図は従来の他の半導体装置
における不純物領域と配線の配置関係を示す構成図、第
３図は従来の抵抗素子における不純物領域と配線の関係
を示す構成図、第４図、第５図は本発明の半導体装置に
おける不純物領域と配線の配置関係を示す基本構成図、
第６図本発明の実施例に係るＰＮＰトランジスタの構成
を示す図である。 ｌ・・・半導体基体（例えばＮ型８ｉ ）、２．２１・
・・不純物領域（例えばＰ型拡散層）、３・・・低不純
物濃度領域（例えばＰ−型拡散層）、４・・・絶縁膜（
例えば５ｉｎ２）、５・・・配線（例えば、ＡＩ、多結
晶８３等）、５５・・・コレクタ取り出し電極、５６１ へ 第 ３ 関 （Ａ） （１３） ｒ（） 塙 ４′ＵＡ （Ａ） ３１５− ＼ 夷 小平市上水本町１４５０番地株式会 社日立製作所武蔵工場内
配置関係を示す構成図、第２図は従来の他の半導体装置
における不純物領域と配線の配置関係を示す構成図、第
３図は従来の抵抗素子における不純物領域と配線の関係
を示す構成図、第４図、第５図は本発明の半導体装置に
おける不純物領域と配線の配置関係を示す基本構成図、
第６図本発明の実施例に係るＰＮＰトランジスタの構成
を示す図である。 ｌ・・・半導体基体（例えばＮ型８ｉ ）、２．２１・
・・不純物領域（例えばＰ型拡散層）、３・・・低不純
物濃度領域（例えばＰ−型拡散層）、４・・・絶縁膜（
例えば５ｉｎ２）、５・・・配線（例えば、ＡＩ、多結
晶８３等）、５５・・・コレクタ取り出し電極、５６１ へ 第 ３ 関 （Ａ） （１３） ｒ（） 塙 ４′ＵＡ （Ａ） ３１５− ＼ 夷 小平市上水本町１４５０番地株式会 社日立製作所武蔵工場内
Claims (1)
- 【特許請求の範囲】 １、第１導電型の半導体基体と、該基体の主表面領域に
設けられた第２導電型の不純物領域と、該基体表面上に
絶縁膜を介して設けられた配線とを有する半導体装置に
おいて、上記不純物領域は横形ＰＮＰＩ−ランジスタの
コレクタ領域であり、該不純物領域の周囲に第２導電型
の低不純物領域１） が設けられてない、上記配線は前記横形ＰＮＰトランジ
スタのエミッタ取り出し電極の伸延部であり、該配線は
前話純物領域上を避けて前記コレクタ領域間の上記低不
純物濃度領域上を通過してなることを特徴とする高耐圧
半導体装置。 ２、上記エミッタ取り出し電極は、上記ＰＮＰトランジ
スタのエミッターコレクタ間の基体表面領域の主要部を
覆い、上記コレクタ領域周辺の低不純物濃度領域上で終
端していることを特徴とする特許請求の範囲第１項記載
の高耐圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12325683A JPS5931061A (ja) | 1983-07-08 | 1983-07-08 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12325683A JPS5931061A (ja) | 1983-07-08 | 1983-07-08 | 高耐圧半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55011506A Division JPS5852347B2 (ja) | 1980-02-04 | 1980-02-04 | 高耐圧半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5931061A true JPS5931061A (ja) | 1984-02-18 |
Family
ID=14856064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12325683A Pending JPS5931061A (ja) | 1983-07-08 | 1983-07-08 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931061A (ja) |
-
1983
- 1983-07-08 JP JP12325683A patent/JPS5931061A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407413B1 (en) | Semiconductor device with guard ring and Zener diode layer thereover | |
| JPS5852347B2 (ja) | 高耐圧半導体装置 | |
| JP2825038B2 (ja) | 半導体装置 | |
| US6815798B2 (en) | Integrated capacitor for sensing the voltage applied to a terminal of an integrated or discrete power device on a semiconductor substrate | |
| US5270566A (en) | Insulated gate semiconductor device | |
| JPS5931061A (ja) | 高耐圧半導体装置 | |
| JPS6359262B2 (ja) | ||
| JP2629426B2 (ja) | ２重拡散型ｍｉｓｆｅｔを備えた半導体装置及びその製造方法 | |
| JPH0441499B2 (ja) | ||
| JPS61127157A (ja) | 半導体装置 | |
| JPS5931051A (ja) | 高耐圧半導体装置 | |
| JPH07115126A (ja) | 半導体集積回路装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPH0799337A (ja) | 受光素子 | |
| JP2782758B2 (ja) | 半導体集積回路 | |
| JPH02283070A (ja) | 入力保護回路を備えた半導体集積回路装置 | |
| JPH0558256B2 (ja) | ||
| JPS60173869A (ja) | 半導体集積回路装置 | |
| JPH07130838A (ja) | 半導体装置 | |
| JPH0585054U (ja) | モノリシック半導体集積回路デバイス用複数導体層構造 | |
| JPH02285655A (ja) | 集積回路装置の接合分離構造 | |
| JPS6024039A (ja) | 半導体装置 | |
| JPS59127865A (ja) | 半導体装置 | |
| JPS59224140A (ja) | 半導体集積回路 | |
| JPH0629518A (ja) | 半導体装置 |