JPS5929000B2 - 多層プリント板の層間ずれ量検出方法 - Google Patents

多層プリント板の層間ずれ量検出方法

Info

Publication number
JPS5929000B2
JPS5929000B2 JP54105950A JP10595079A JPS5929000B2 JP S5929000 B2 JPS5929000 B2 JP S5929000B2 JP 54105950 A JP54105950 A JP 54105950A JP 10595079 A JP10595079 A JP 10595079A JP S5929000 B2 JPS5929000 B2 JP S5929000B2
Authority
JP
Japan
Prior art keywords
printed board
copper foil
misalignment
multilayer printed
detecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54105950A
Other languages
English (en)
Other versions
JPS5630793A (en
Inventor
晴男 川俣
啓治 黒沢
光男 山下
清隆 宮川
憲二 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP54105950A priority Critical patent/JPS5929000B2/ja
Publication of JPS5630793A publication Critical patent/JPS5630793A/ja
Publication of JPS5929000B2 publication Critical patent/JPS5929000B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 本発明は多層プリント板における積層工程後の各層間の
位置ずれ量を検出するための方法に関する。
多層プリント板は、その製造の積層工程において、それ
の表面層および中間層を形成する層基板を積層金型およ
び基準ピンを使用してプリプレグと交互に積み上げ、積
層プレスにより加熱および加圧して一体化積層される。
しかし、この積層工程においては、層基板と積層金型と
の熱膨張率の相違ならびにこれらの部材の基準孔と基準
ピンとの公差にもとずく隙間の存在のために、プリント
板の各層間に位置ずれが生じ、その後のスルーホール穴
あけの精度および品質に重大な影響を及ぼす。従つて多
層プリント板の積層工程後の層間ずれ量を把握すること
は、このような層間ずれの防止を意図した積層方法の改
善のためのフィードバック情報、更には積層工程以後の
穴あけの際の許容公差を設定する場合の基準となる情報
を得るために是非とも必要なことである。しかるに従来
はこのような層間ずれ量を簡単に検出できる方法がなか
つた。従つて本発明の目的は、多層プリント板の積層工
程後の層間ずれ童を容易に検出可能な方法を提供するこ
とにある。
以下、本発明につて実施例にもとづき添付図面を参照し
て詳細に説明する。
本発明の方法は、概略的には、第１図および第２図に示
すようにプリント板の表面層１および中間層２にそれぞ
れ位置ずれ検出用の銅箔パターンＰ１およびＰ２を互い
に対応する位置に向い合わせに形成し、これらの銅箔パ
ターンＰ１、Ｐ２間の静電容量を測定することにより層
間の位置ずれ量を検出するものである。
銅箔パターンＰｌ，Ｐ２の形成は次のような方法で行な
う。
まず、プリント板の積層工程に先立ち、中間層２に銅箔
パターンＰ２を形成する。この銅箔パターンＰ２は、配
線パターン（図示せず）が形成される領域の外側の隅角
位置に、配線パターン形成工程で配線パターンと同時に
形成される。図示例の銅箔パターンＰ２の位置および寸
法諸元は、図示の如く中間層２の横中心線Ｘおよび縦中
心線Ｙを基準として符号Ｘ，ｙ，ａ，ｂで表わしてある
。次に、この所要の配線パターンならびに銅箔パターン
Ｐ２を形成した中間層２と、まだパターンが形成されて
いない表面層１とを一体化積層する。しかる後に表面層
１の銅箔（ハツチングで示す）に、エツチング法により
、銅箔パターンＰ１を中心線ＸおよびＹを基準として中
間層２の銅箔パターンＰ２を形成したときと同一の位置
および寸法諸元Ｘ，ｙ，ａ，ｂでもつて形成する。以上
のようにして形成した銅箔パターンＰｌ，Ｐ２は、表面
層１および中間層２の間に位置ずれがなければ当然に互
に対応する位置にあつて完全に重なり合う筈である。し
かし層間に位置ずれがあると、両パターンＰ１およびＰ
２も第３図のイおよび口に示す如く位置ずれを生ずる。
従つて積層後の両パターンＰｌ，Ｐ２間の静電容量を測
定して、両パターンが完全に重なり合つ状態の基準静電
容量と比較すれば、表面層１に対する中間層２の位置ず
れ量は以下の計算式によつて算出できる。すなわち、と
すると、 であり、これら両式より 乙 し０ が求められる。
このように、本発明の方法によれば、多層プリント板の
積層工程後の層間ずれ量が銅箔パターンの静電容量を測
定するだけで非常に簡単に検出でき、その技術的効果は
著大である。
なお、上述の例では位置ずれ検出用の銅箔パターンが位
置ずれの最大となるプリント板隅角部に形成されている
が、これに限定されることなく他の適当な箇所（ただし
配線パターン形成領域外）に形成することができる。
また、銅箔パターンを多数箇所に形成して、プリント板
全体にわたる層間ずれ量を把握することも可能である。
【図面の簡単な説明】
第１図および第２図は本発明の方法において多層プリン
ト板の表面層および中間層にそれぞれ位置ずれ検出用銅
箔パターンを形成した状態を略示する平面図、第３図は
位置ずれ検出用銅箔パターンの相対位置関係を示す図で
あつてイは平面図および口は側面図である。 図において、１は表面層、２は中間層、Ｐｌ，Ｐ２は位
置ずれ検出用銅箔パターン、Δｂは位置ずれ量、を示す
。

Claims (1)

  1. 【特許請求の範囲】 １ 多層プリント板の表面層および中間層に位置ずれ検
    出用の銅箔パターンを互いに対応する位置に向い合わせ
    に形成し、該銅箔パターン間の静電容量を測定すること
    により層間位置ずれ量を検出することを特徴とする多層
    プリント板の層間ずれ量検出方法。 ２ 前記中間層の銅箔パターンはプリント板積層工程に
    先立つて形成される一方、表面層の銅箔パターンはプリ
    ント板積層工程後において前記中間層の銅箔パターンと
    同一の位置および寸法諸元で形成されることを特徴とす
    る特許請求の範囲第１項記載の多層プリント板の層間ず
    れ量検出方法。
JP54105950A 1979-08-22 1979-08-22 多層プリント板の層間ずれ量検出方法 Expired JPS5929000B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54105950A JPS5929000B2 (ja) 1979-08-22 1979-08-22 多層プリント板の層間ずれ量検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54105950A JPS5929000B2 (ja) 1979-08-22 1979-08-22 多層プリント板の層間ずれ量検出方法

Publications (2)

Publication Number Publication Date
JPS5630793A JPS5630793A (en) 1981-03-27
JPS5929000B2 true JPS5929000B2 (ja) 1984-07-17

Family

ID=14421108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54105950A Expired JPS5929000B2 (ja) 1979-08-22 1979-08-22 多層プリント板の層間ずれ量検出方法

Country Status (1)

Country Link
JP (1) JPS5929000B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015138879A (ja) * 2014-01-22 2015-07-30 日本放送協会 基板アライメント装置及びそれを備えた基板接合装置並びに基板アライメント方法及び基板接合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015138879A (ja) * 2014-01-22 2015-07-30 日本放送協会 基板アライメント装置及びそれを備えた基板接合装置並びに基板アライメント方法及び基板接合方法

Also Published As

Publication number Publication date
JPS5630793A (en) 1981-03-27

Similar Documents

Publication Publication Date Title
CN101662895A (zh) 多层电路板、该电路板的制作方法及其对准度的检测方法
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
JPS5929000B2 (ja) 多層プリント板の層間ずれ量検出方法
JPH05243734A (ja) 多層プリント配線板の製造方法
JP2638555B2 (ja) 多層プリント配線板
KR101655928B1 (ko) 인쇄회로기판 제조방법
JPH09205281A (ja) 多層プリント配線板の内層回路パターンずれ検査方法
JPH0538610A (ja) 多層印刷配線板の検査方法
JPH0391993A (ja) 多層プリント配線板の内層ずれ測定方法
JPH0462993A (ja) 多層プリント配線板の製造方法
JP3182977B2 (ja) 多層積層板の製造方法
TWI391069B (zh) 多層電路板製作方法
JP2002329964A (ja) 多層プリント配線板の製造方法
JP4678460B2 (ja) マルチワイヤ配線板の位置合わせ方法
JPH0699334A (ja) 多層基板の加工位置補正方法
JPH1051143A (ja) 多層プリント配線板の製造方法
JPH10163631A (ja) 多層印刷回路基盤及びその製造方法
JPH0534138Y2 (ja)
JP2004319607A (ja) 多層配線回路基板とその製造方法
JPH0682932B2 (ja) 多層印刷配線板の製造方法
JPS6228602A (ja) 多層印刷配線板の層間位置ずれ量の検出方法
JP3067221B2 (ja) 多層プリント配線板の製造方法
JPH06169172A (ja) 多層プリント基板の製造方法
JPH0545079B2 (ja)
JPS6043808A (ja) 多層基板内蔵コンデンサ