JPH0545079B2 - - Google Patents
Info
- Publication number
- JPH0545079B2 JPH0545079B2 JP61025105A JP2510586A JPH0545079B2 JP H0545079 B2 JPH0545079 B2 JP H0545079B2 JP 61025105 A JP61025105 A JP 61025105A JP 2510586 A JP2510586 A JP 2510586A JP H0545079 B2 JPH0545079 B2 JP H0545079B2
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- guide pins
- guide
- holes
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002184 metal Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000011888 foil Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 238000003475 lamination Methods 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
〔産業上の利用分野〕
本発明は多層印刷配線板の製造方法に関し、特
に単体の金属箔を用いた内層板の積層方法に関す
る。 〔従来の技術〕 近年、印刷配線板に搭載するIC、LSI等の電子
部品の高速度化、高密度化に伴ない、これらの電
子部品の消費する電力の供給が問題となつてきて
いる。このため、多層印刷配線板の内層導体層に
用いる銅箔の厚さを次第に厚くし、電源供給を良
好にする傾向となつてきている。 すなわち一般には、内層導体層としての電源層
及び接地層に厚さ35〜70μｍの薄い銅箔を用いて
いたものを、厚さ100〜300μｍ、またはそれ以上
の厚さの銅箔を用いて電源供給を改善するように
なつてきた。この場合、通常用いられる銅張積層
板をフオトエツチングする方法では、エツチング
によるアンダーカツトが大きくなり、回路形成精
度が悪化し、かつ、内層導体層が厚いため積層時
に積層ボイドを生じやすい等の欠点がある。 これらの欠点を改善する手段として、先に特願
昭59−068003号のように、単体の金属箔を表裏両
面から同時にフオトエツチングし、回路パターン
を形成した金属箔を積層したものを内層板とする
製造方法が提案されている。すなわち、第４図は
このような内層板の積層方法を説明するための分
解斜視図である。第４図において、金属製の厚板
の周縁部に金属製のピン２を植設した。下型１ａ
と、ピン２と嵌合する透孔を有する、金属製の上
型１ｂを使用し、あらかじめピン２の位置と同一
の位置にピン２と同一径のガイド孔３をあけた金
属箔４，５をあらかじめピン２の位置と同一の位
置にピン２と同一径のガイド孔をあけた板状接着
材であるプリブレグ６を介挿して下型１ａと上型
１ｂに組み立て、上下から一定の加熱条件下で積
層するものであつた。 〔発明が解決しようとする問題点〕 上述の内層板の積層方法では、プリブレグ６を
介して上下に対向する金属箔４，５は、積層時の
圧力によるすべりや伸縮によつてガイド孔３が変
形し、ガイド孔３の孔周部分がピン２の周囲で相
互に接触して、金属箔４，５間の絶縁不良を発生
するという欠点を有していた。 〔問題点を解決するための手段〕 上記問題点に対し本発明では、厚さ100μｍ以
上の単体の金属箔に表裏両面からフオトエツチン
グ法により所望の回路パターンを形成する工程
と、上記金属箔をプリブレグを介して配線積層し
内層板を形成する工程とを含む４層以上の多層印
刷配線板の製造に際し、上記プリブレグを介して
配線せらるる金属箔を積層金型の周縁部にもうけ
たガイドピンを基準にして位置ぎめを行い、前記
金属箔の上記積層金型の同一ガイドピンの貫通す
る位置に、前記プリブレグを介した一方の金属箔
にはガイドピンと同径のガイド孔があけられ、他
方の金属箔にはガイドピンの径より大きい内径を
有する逃げ孔が設けられている。 〔実施例〕 次に本発明について図面を参照して説明する。 第１図および第２図ａ〜ｄは本発明の実施例に
よる厚い金属箔を用いた多層印刷配線板の製造方
法を工程順に示す斜視図および断面図である。ま
ず第１図のように、金属箔７，８、例えば厚さ
100μｍを銅板を用意し、ドリルを用いて後述の
積層工程で、金型ピンが通る位置にピンと同径の
ガイド孔９，１０と、内径がピンより大きい逃げ
孔１１，１２を形成する。このとき後述の積層工
程でプリブレグをはさんで対向する金属箔７，８
について、金属箔７のガイド孔９に対応する位置
に金属箔８の逃げ孔１２を、金属箔８のガイド孔
１０に対応する位置に金属箔７の逃げ孔１１を形
成する。 次に金属箔７，８の表面に感光性樹脂（例えば
デユポン礼製リストン ドライフイルム）を用い
てエツチングレジスト層を形成後塩化第２銅液等
のエツチング液により、不要部分の銅を除去し、
さらに、エツチングレジスト層を除去して第２図
ａのように、金属箔７，８に回路パターンを形成
する。次に第２図ｂのように、回路パターンを形
成した金属箔７，８の間にプリプレグ１４をはさ
んで、第３図の組み立ての状態を示した分解斜視
図で示したように対向配置し、厚さ５〜10mmの銅
板からなる金型１５の下型１５ａに植設した直径
３〜10mmのピン１６の金属箔７，８のガイド孔
９，１０によつて配設位置を合わせて上下に組み
立てて積層して、第２図ｃのような、内層板１７
を形成する。次に第２図ｄのように、上述の内層
板１７の上下の厚さ５〜35μｍの銅箔からなる外
層導体層、１８をプリプレグ１９を介して積層し
て、多層化させたのち、上述の多層板にスルホー
ル２０と外層バターン２１を形成して、多層印刷
配線板２２を得る。 なお、プリプレグにあけられた孔については金
属箔のそれぞれに専用のガイド孔を設けた本願発
明においては、第２図ｂに示されるようにガイド
ピンと同一径でもよく第３図に示されるように余
裕を持つたものでもよい。 次に本実施例を従来例と比較して、第一表によ
りさらに説明する。
に単体の金属箔を用いた内層板の積層方法に関す
る。 〔従来の技術〕 近年、印刷配線板に搭載するIC、LSI等の電子
部品の高速度化、高密度化に伴ない、これらの電
子部品の消費する電力の供給が問題となつてきて
いる。このため、多層印刷配線板の内層導体層に
用いる銅箔の厚さを次第に厚くし、電源供給を良
好にする傾向となつてきている。 すなわち一般には、内層導体層としての電源層
及び接地層に厚さ35〜70μｍの薄い銅箔を用いて
いたものを、厚さ100〜300μｍ、またはそれ以上
の厚さの銅箔を用いて電源供給を改善するように
なつてきた。この場合、通常用いられる銅張積層
板をフオトエツチングする方法では、エツチング
によるアンダーカツトが大きくなり、回路形成精
度が悪化し、かつ、内層導体層が厚いため積層時
に積層ボイドを生じやすい等の欠点がある。 これらの欠点を改善する手段として、先に特願
昭59−068003号のように、単体の金属箔を表裏両
面から同時にフオトエツチングし、回路パターン
を形成した金属箔を積層したものを内層板とする
製造方法が提案されている。すなわち、第４図は
このような内層板の積層方法を説明するための分
解斜視図である。第４図において、金属製の厚板
の周縁部に金属製のピン２を植設した。下型１ａ
と、ピン２と嵌合する透孔を有する、金属製の上
型１ｂを使用し、あらかじめピン２の位置と同一
の位置にピン２と同一径のガイド孔３をあけた金
属箔４，５をあらかじめピン２の位置と同一の位
置にピン２と同一径のガイド孔をあけた板状接着
材であるプリブレグ６を介挿して下型１ａと上型
１ｂに組み立て、上下から一定の加熱条件下で積
層するものであつた。 〔発明が解決しようとする問題点〕 上述の内層板の積層方法では、プリブレグ６を
介して上下に対向する金属箔４，５は、積層時の
圧力によるすべりや伸縮によつてガイド孔３が変
形し、ガイド孔３の孔周部分がピン２の周囲で相
互に接触して、金属箔４，５間の絶縁不良を発生
するという欠点を有していた。 〔問題点を解決するための手段〕 上記問題点に対し本発明では、厚さ100μｍ以
上の単体の金属箔に表裏両面からフオトエツチン
グ法により所望の回路パターンを形成する工程
と、上記金属箔をプリブレグを介して配線積層し
内層板を形成する工程とを含む４層以上の多層印
刷配線板の製造に際し、上記プリブレグを介して
配線せらるる金属箔を積層金型の周縁部にもうけ
たガイドピンを基準にして位置ぎめを行い、前記
金属箔の上記積層金型の同一ガイドピンの貫通す
る位置に、前記プリブレグを介した一方の金属箔
にはガイドピンと同径のガイド孔があけられ、他
方の金属箔にはガイドピンの径より大きい内径を
有する逃げ孔が設けられている。 〔実施例〕 次に本発明について図面を参照して説明する。 第１図および第２図ａ〜ｄは本発明の実施例に
よる厚い金属箔を用いた多層印刷配線板の製造方
法を工程順に示す斜視図および断面図である。ま
ず第１図のように、金属箔７，８、例えば厚さ
100μｍを銅板を用意し、ドリルを用いて後述の
積層工程で、金型ピンが通る位置にピンと同径の
ガイド孔９，１０と、内径がピンより大きい逃げ
孔１１，１２を形成する。このとき後述の積層工
程でプリブレグをはさんで対向する金属箔７，８
について、金属箔７のガイド孔９に対応する位置
に金属箔８の逃げ孔１２を、金属箔８のガイド孔
１０に対応する位置に金属箔７の逃げ孔１１を形
成する。 次に金属箔７，８の表面に感光性樹脂（例えば
デユポン礼製リストン ドライフイルム）を用い
てエツチングレジスト層を形成後塩化第２銅液等
のエツチング液により、不要部分の銅を除去し、
さらに、エツチングレジスト層を除去して第２図
ａのように、金属箔７，８に回路パターンを形成
する。次に第２図ｂのように、回路パターンを形
成した金属箔７，８の間にプリプレグ１４をはさ
んで、第３図の組み立ての状態を示した分解斜視
図で示したように対向配置し、厚さ５〜10mmの銅
板からなる金型１５の下型１５ａに植設した直径
３〜10mmのピン１６の金属箔７，８のガイド孔
９，１０によつて配設位置を合わせて上下に組み
立てて積層して、第２図ｃのような、内層板１７
を形成する。次に第２図ｄのように、上述の内層
板１７の上下の厚さ５〜35μｍの銅箔からなる外
層導体層、１８をプリプレグ１９を介して積層し
て、多層化させたのち、上述の多層板にスルホー
ル２０と外層バターン２１を形成して、多層印刷
配線板２２を得る。 なお、プリプレグにあけられた孔については金
属箔のそれぞれに専用のガイド孔を設けた本願発
明においては、第２図ｂに示されるようにガイド
ピンと同一径でもよく第３図に示されるように余
裕を持つたものでもよい。 次に本実施例を従来例と比較して、第一表によ
りさらに説明する。
以上説明したように本発明は、厚い金属箔によ
る内層導体層を積層する際に、プリプレグの上下
に配置される、内層導体層の位置ぎめが、それぞ
れ異なる金型ガイドピンで行なうことに特徴があ
り、これによつて、積層時の圧力でガイド孔に変
形が生じても、プリプレグを介して対向する内層
導体層と接触しないため、絶縁不良の発生が減少
できる効果がある。
る内層導体層を積層する際に、プリプレグの上下
に配置される、内層導体層の位置ぎめが、それぞ
れ異なる金型ガイドピンで行なうことに特徴があ
り、これによつて、積層時の圧力でガイド孔に変
形が生じても、プリプレグを介して対向する内層
導体層と接触しないため、絶縁不良の発生が減少
できる効果がある。
第１図は本発明の一実施例に係る金属箔の斜視
図、第２図ａ〜ｄは本発明の製造工程順の断面
図、第３図は本発明の内層板の組立状態を示す分
解斜視図、第４図は従来の多層印刷配線板の内層
板の組立状態を示す分解斜視図である。 １ａ，１５ａ……下型、１ｂ，１５ｂ……上
型、２，１６……ピン、３，９，１０……ガイド
孔、４，５，７，８……金属箔、６，１４，１９
……プリプレグ、１１，１２……逃げ穴（ガイド
孔）、１７……内層板、１８……外層導体、２０
……スルーホール、２１……外層回路パターン、
２２……多層印刷配線板。
図、第２図ａ〜ｄは本発明の製造工程順の断面
図、第３図は本発明の内層板の組立状態を示す分
解斜視図、第４図は従来の多層印刷配線板の内層
板の組立状態を示す分解斜視図である。 １ａ，１５ａ……下型、１ｂ，１５ｂ……上
型、２，１６……ピン、３，９，１０……ガイド
孔、４，５，７，８……金属箔、６，１４，１９
……プリプレグ、１１，１２……逃げ穴（ガイド
孔）、１７……内層板、１８……外層導体、２０
……スルーホール、２１……外層回路パターン、
２２……多層印刷配線板。
Claims (1)
- １ 第１の金属箔と第２の金属箔とそれらの金属
箔の間に配置したプリプレグを上下の金型間に積
層し加熱圧着することを含む多層印刷配線板の製
造方法において、前記金型には第１のガイドピン
と第２のガイドピンがそれぞれ複数個設けられて
おり、前記第１の金層箔には、前記複数の第１の
ガイドピンにそれぞれ嵌合する位置決め用の複数
のガイド孔と、前記複数の第２のガイドピンに対
応するそれぞれの位置に逃げ穴があけられてお
り、前記第２の金属箔には、前記複数の第２のガ
イドピンにそれぞれ嵌合する位置決め用の複数の
ガイド孔と、前記複数の第１のガイドピンに対応
するそれぞれの位置に逃げ穴があけられているこ
とを特徴とする多層印刷配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61025105A JPS62181128A (ja) | 1986-02-06 | 1986-02-06 | 多層印刷配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61025105A JPS62181128A (ja) | 1986-02-06 | 1986-02-06 | 多層印刷配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62181128A JPS62181128A (ja) | 1987-08-08 |
| JPH0545079B2 true JPH0545079B2 (ja) | 1993-07-08 |
Family
ID=12156642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61025105A Granted JPS62181128A (ja) | 1986-02-06 | 1986-02-06 | 多層印刷配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62181128A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008536298A (ja) * | 2005-03-15 | 2008-09-04 | シー−コア テクノロジーズ インコーポレイティド | プリント配線基板中に拘束コア材料を構成する製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE45637E1 (en) | 2005-08-29 | 2015-07-28 | Stablcor Technology, Inc. | Processes for manufacturing printed wiring boards |
| US9332632B2 (en) | 2014-08-20 | 2016-05-03 | Stablcor Technology, Inc. | Graphene-based thermal management cores and systems and methods for constructing printed wiring boards |
-
1986
- 1986-02-06 JP JP61025105A patent/JPS62181128A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008536298A (ja) * | 2005-03-15 | 2008-09-04 | シー−コア テクノロジーズ インコーポレイティド | プリント配線基板中に拘束コア材料を構成する製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62181128A (ja) | 1987-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2874329B2 (ja) | 多層印刷配線板の製造方法 | |
| KR100797698B1 (ko) | 고밀도 인쇄회로기판 제조방법 | |
| KR100494339B1 (ko) | 다층 연성인쇄회로기판의 내층 윈도우오픈부 형성방법 | |
| JPH0545079B2 (ja) | ||
| JPH01282892A (ja) | 多層印刷配線板の製造方法 | |
| JP2758603B2 (ja) | セラミック多層配線基板の製造方法 | |
| KR20000058317A (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| JP2001036237A (ja) | 多層プリント基板の製造方法 | |
| JPS6247199A (ja) | 多層回路板の製造方法 | |
| JP2004214393A (ja) | 多層配線基板の製造方法 | |
| JP3549063B2 (ja) | 印刷配線板の製造方法 | |
| JPH08307057A (ja) | 多層配線回路基板及びその製造方法 | |
| JP2004214273A (ja) | 片面積層配線基板の製造方法 | |
| JPH01140698A (ja) | 多層印刷配線板の製造方法 | |
| JP2002329964A (ja) | 多層プリント配線板の製造方法 | |
| JPH06224553A (ja) | 多層印刷配線板の製造方法 | |
| JP2001257470A (ja) | ビルドアップ多層プリント配線板とその製造方法 | |
| JPH03194998A (ja) | 多層回路板の製造方法 | |
| JPH04211195A (ja) | セラミック多層配線基板の製造方法 | |
| JPH0350892A (ja) | 導電性金属箔張り多層回路板の製造方法 | |
| JPH03272194A (ja) | 多層印刷配線板の製造方法 | |
| JPH04206689A (ja) | 多層プリント配線板の製造方法 | |
| JPH11112146A (ja) | プリント配線板の製造における埋込型表面バイアホールの形成方法 | |
| JPH0556879B2 (ja) | ||
| JPS63224295A (ja) | 積層プリント回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |