JPS5925404B2 - 電子同調装置の制御方式 - Google Patents

電子同調装置の制御方式

Info

Publication number
JPS5925404B2
JPS5925404B2 JP2600479A JP2600479A JPS5925404B2 JP S5925404 B2 JPS5925404 B2 JP S5925404B2 JP 2600479 A JP2600479 A JP 2600479A JP 2600479 A JP2600479 A JP 2600479A JP S5925404 B2 JPS5925404 B2 JP S5925404B2
Authority
JP
Japan
Prior art keywords
signal
search
circuit
detection signal
down counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2600479A
Other languages
English (en)
Other versions
JPS55118218A (en
Inventor
紘資 田中
憲夫 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP2600479A priority Critical patent/JPS5925404B2/ja
Publication of JPS55118218A publication Critical patent/JPS55118218A/ja
Publication of JPS5925404B2 publication Critical patent/JPS5925404B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0033Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for voltage synthesis with a D/A converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 本発明は電界強度の変化に対応して安定して受信ができ
るようにした電子同調装置の制御方式に関する。
アップダウンカウンタと、その内容をD−A変換してア
ナログ選局信号を発生するD −A変換器と、受信機よ
り得られるSカーブ信号に応じて第1及び第2の検出信
号を発生する検出回路と、第1及び第2の検出信号に応
じてアップダウンカウンタを制御するコントロール回路
を備え、I)−A変換器の出力である選局信号を受信機
の電圧可変素子に印加して放送信号を受信すると共に、
放送信号が受信されると、第1の検出信号を検出した後
第2の検出信号を検出するまで単一方向にサーチする第
1サーチと、第2の検出信号の検出後再び第1の検出信
号を検出するまで第1サーチとは逆方向にサーチする第
2のサーチとより成るSカーブ追従自動周波数補正動作
を行なう電子同調装置は先きに本願出願人が特許出願し
た特公昭58−3685.2号公報及び特開昭55−4
6691号公報に記載するところである。
ところが、この電子同調装置においては、周波数補正動
作がSカーブに追従して行なわれるため、放送信号の電
界強度が弱くなり、Sカーブ信号の検出ができなくなっ
ても、補正動作を行なり続け、同調点から完全にはずれ
てしまってもその動作が停止しないという欠点があった
即ち、プリセット選局においては、プリセット局とは全
く異なる局を選局してしまったり、あるいは、選局時間
が長くかかり、無音状態が長くなるという問題があった
又、自動選局においては、補正動作が通常のサーチより
も低速であるため、無音状態が長(なると共に、電界強
度が変化する位置により、サーチ方向が異なってしまう
ので、アップ方向サーチを行なっていても、補正動作に
おけるダウンサーチが続行されてしまうという問題があ
った。
本発明は、斯る欠点を除去するため、Sカーブ追従自動
補正機能を有する電子同調装置において、補正動作中に
電界強度が弱(なったことを判定し、補正動作を停止さ
せ、好ましい選局状態に移行させる新規な電子同調装置
の制御方式を提供するものである。
以下、本発明を図面に従って説明する。
第1図において1はFMラジオ受信機である。
アンテナ2に受信された信号は、高周波増幅回路3で増
幅され、混合回路4で局部発振回路5からの信号と混合
されて中間周波信号に変換される。
しかして、前記中間周波信号は中間周波増幅回路6で増
幅され、復調回路7で復調されて低周波増幅回路8及び
スピーカ9を介して放音される。
さらに第1図において、11は多ビツトデジタル信号を
発生するアップダウンカウンタ、12は前記多ビツトデ
ジタル信号をアナログ選局信号に変換するD −A変換
回路、20は復調回路7からの同調ズレを示すSカーブ
信号に応じてSL信号又はSH倍信号発生するウィンド
コンパレータ、見はこのSL信号及びSH倍信号応じて
アップダウンカウンタ11を制御するコントロール部で
あり、このコントロール部uは、アップダウンカウンタ
11を予め希望した放送信号が受信できるようにプリセ
ットするだめのメモリ14、メモリ14のアドレスを指
定するアドレス指定回路15、チャンネル指定ボタン1
6、アップサーチボタン21、ダウンサーチボタン22
、カウントスピード選択回路19、タイマ回路18、電
界強度が弱(なったことを検出するための条件検出回路
17、そして、各部の制御を行なう制御回路13から成
る。
次に本発明の詳細な説明する。
(1) 自動選局 放送信号を自動選局するにはアップサーチボタン21又
はダウンサーチボタン22を押す。
今高い周波数の方にサーチをするためアップサーチボタ
ン21を押すと(第2図A)、制御回路13からアップ
指令がアップダウンカウンタ11に加えられて、このア
ップダウンカウンタ11はアップカウントを行なう。
このカウントをするにあたって隣接放送信号を安定に受
信するために、タイマ18にて定まる0、5秒間(第2
図A−B)は、カウントスピード選択回路19から低速
パルスを発生させて、アップダウンカウンタ11を低速
カウントさせるが、その後はサーチを早めるため、高速
パルスに切換えて高速サーチを行なうようにしている。
そして、カウントされた多ビツトデジタル信号はD−A
変換回路12でアラログ選局信号に変換されて、高周波
増幅回路3及び局部発振回路5に加えられてサーチする
サーチが進み高周波増幅回路3及び局部発振回路5が一
敗送信号の周波数近傍までサーチされると、アンテナ2
に受信された放送信号は高周波増幅回路3、混合回路4
、中間周波増幅回路6を経て復調回路1に伝達される。
するとSカーブ信号は直流増幅回路23を介してウィン
ドコンパレータ20に加えられる。
若し加えられた信号がSカーブ信号の下側であるのなら
、前記ウィンドコンパレータ20よりSL信号が発生し
制御回路13に供給される。
すると、該制御回路13は、Sカーブ追従自動補正動作
の第1サーチを行なわせるために、カウンタスピード選
択回路19より低速パルスを発生させ、アップダウンカ
ウンタ11に低速カウントを行なわせる(第2図C−D
)。
それによって徐々にサーチされ同調点をすぎると、今度
は復調回路7からSカーブ信号の上側が検出され、ウィ
ンドコンパレータ20よりSH倍信号検出する(第2図
D)。
すると、制御回路13は、Sカーブ追従自動補正動作の
第2サーチを行なわせるために、アップダウンカウンタ
11にダウン指令を与える。
このため、アップダウンカウンタ11はダウンカウント
を開始する。
ダウンカウントが進むと又復調回路7からSカーブ信号
の下側が検出されウィンドコンパレータ20よりSL信
号が生じ(第2図E)、前述の如くアップダウンカウン
タ11は再びアップ方向にカウントする。
このようにしてSカーブ追従自動周波数補正動作を行い
、常に正しい受信が行なえるように同調制御している。
ところで、第1サーチ中、即ち、最初にSL信号を検出
した後に、第2図に示すように、放送信号の電界強度が
弱(なった場合には、次にSH倍信号検出されないので
低速アップサーチは続行されてしまう。
そして、サーチが進み同調領域をはずれた後も、この低
速アップサーチは停止することがないので、通常のサー
チ(第2図B−C)に比べ選局時間に長時間を要し、こ
のため、無音の時間が長くなる。
そこで、本実施例では、第2図の点線で示すように、第
1サーチ中に、SL信号が検出されなくなった時点から
、アップダウンカウンタ11が8ステップ進むまで、即
ち、8カウントするまでに、SH倍信号検出されないと
きは、選局した放送信号が弱電界であると判定し、0.
5秒後に第1サーチを停止し、再び点Bからと同様の高
速サーチを行なわせるようにしている。
即ち、本実施例の条件検出回路17は、例えば、アップ
ダウンカウンタに印加されるカウントスピード選択回路
19からの低速パルスを、8カウントしたらキャリー信
号を発生するカウンタを有し、このカウンタは、制御回
路13からの制御信号により、第1サーチ中と第2サー
チ中のみ動作可能に制御され、且つ、第1サーチ中にS
L信号がなくなった時点あるいは第2サーチ中にSH倍
信号なくなった時点からカウント動作を開始するように
制御されており、しかも、第1サーチ中にSH倍信号検
出した時あるいは第2サーチ中にSL信号を検出した時
には、このカウンタはリセットされるように構成されて
いる。
従って、第1サーチ中にSL信号が検出されなくなると
、この時点から条件検出回路17中のカウンタは動作を
開始し、アップダウンカウンタ11がこの時点から8カ
ウントしても、SH倍信号検出されないと、条件検出回
路17中のカウンタも8カウントを行なうため、キャリ
ー信号が発生し、これが制御回路13に加えられる。
すると、制御回路13は、0.5秒第1サーチを、続行
した後、カウントスピード選択回路19を制御してアッ
プダウンカウンタ11に、低速パルスに代えて高速パル
スを印加させるので、サーチ速度は通常の高速サーチに
戻り、以下同様に、次の放送信号の選局を行なう。
第3図は、第2ザーチ中、即ち、先ずSL信号を検出し
次にSH倍信号検出した後、再びSL信号を検出しよう
としたときに、電界強度が弱くなった場合を示しており
、この場合、第3図実線で示すように、SH倍信号検出
されな(なった時点から、アップダウンカウンタ11が
8ステツプカウントダウンするまでに、SL信号が検出
されないので、条件検出回路17からキャリー信号が出
力され、これに応じて制御回路13は、0.5秒第2サ
ーチを続行した後、前述と同様高速サーチに切換えると
共にアップダウンカウンタ11にアップ指令を与え、サ
ーチ方向をアップ方向に戻す。
従って、この場合も、以後通常のサーチ選局が可能とな
る。
(2)プリセット選局 プリセント選局とはチャンネル指定ボタン16の一つを
押圧しメモリ14に記憶されているデジタル信号を読み
出し、該デジタル信号を基に対応する放送信号を受信す
ることをいう。
即ちチャンネル指定ボタン16の一つを押圧すると、ア
ドレス指定回路15でメモリ14のアドレスが指定され
、その時点(第4図B)でメモリ14の該当するアドレ
スに記憶されていたデジタル信号がアップダウンカウン
タ11に引き出される。
それによってアップダウンカウンタ11はプリセットさ
れる。
前記アップダウンカウンタ11にプリセットされた信号
はD−A変換回路12でアナログ信号に変換され、チャ
ンネル指定ボタン16を押圧した数十ミリ秒後に(第4
図B)に予め定められたプリセット電圧に達し、FM受
信機1の高周波増幅回路3及び局部発振回路5に印加さ
れ、メモリ14に記憶されたデジタル信号に対応した受
信状態となる。
そこで、アップダウンカウンタ11をアップ及びダウン
方向に交互にカウントする取り込み動作を行なう。
この取り込み動作については前述した特公昭58−36
852号公報に詳記するところであるので、ここでは概
略のみを述べる。
前記アップダウンカウンタ11の数回のアップ及びダウ
ン方向のカウントの結果、第4図点Cにおいて、受信機
1の復調回路γのSカーブ信号の下側をとらえたとすれ
ば、ウィンドコンパレータ20がSL信号を発生する。
そしてこれ以後は、自動選局の場合と全く同様に、第1
サーチ及び第2サーチより成るSカーブ追従自動周波数
補正動作を行なう。
即ち、SL信号は制御回路13に加えられ、その出力で
アップダウンカウンタ11をアップ方向のみのカウント
に切取えるとともにカウントスピード選択回路19を制
御し低速カウントに切換える。
アップダウンカウンタ11がアップ方向に低速カウント
され、しばらくするとウィンドコンパレータ20がSH
倍信号発生し、今度はアップダウンカウンタ11をダウ
ン方向にカウントしく第4図破線)、次にウィンドコン
パレータ20でSL信号を発生して時点Eで発音を開始
する。
ところで、放送信号の電界強度が変化して、第1サーチ
中、即ち、最初のSL信号が検出された後、SH倍信号
検出されないと、低速カウント状態が続き発音されない
ことになる。
そこで、自動選局の場合と全く同様に、第1サーチ中に
SL信号がなくなった時点から、アップダウンカウンタ
11が8ステツプカウントアツプする間に、SH倍信号
検出されないときは、条件検出回路17からキャリー信
号が発生する。
制御回路は、チャンネル指定ボタン16の押圧によりプ
リセットモードになっているので、キャリー信号を受は
入れると、メモリ14及びアップダウンカウンタ11に
指令を与え、メモリ14に記憶されているプリセットデ
ータを再びアップダウンカウンタ11にロードすること
により、選局電圧をプリセット電圧に戻し、そこから発
音をするようにしている。
第5図は、第2サーチ中に放送信号の電界強度が弱くな
った場合を示し、この場合も、SH倍信号検出されなく
なった時点から、アップダウンカウンタ11が8カウン
トするまでの間にSL信号が検出されないので、強制的
にプリセット電圧に戻すようにしている。
本発明による電子同調装置の制御方式は、上述の如く、
Sカーブ追従自動補正動作中に、放送信号の電界強度が
弱(なっても、その変化を確実且つ素早く判定でき、し
かも、その判定によって補正動作を停止し、好ましい選
局状態に移行させるようにしたので、自動選局時に、選
局時間が長くなる欠点及びサーチ方向が指定した方向と
異なるという欠点を除去でき、又、プリセット選局時に
は、プリセット局が選局できないという欠点及び無音状
態が長いという欠点が全て除去される。
【図面の簡単な説明】
第1図は本発明の電子同調装置の制御方式を実現するた
めのブロック図、第2図〜第5図は本発明における夫々
異なる選局動作を示す特性図である。 主な図番の説明、1・・・・・・FM受信機、7・・・
・・・復調回路、10・・・・・・コントロール回路、
11・・・・・・アップダウンカウンタ、12・・・・
・・D −A変換回路、13・・・・・・制御回路、1
4・・・・・・メモリ、17・・・・・・条件検出回路
、19・・・・・・カウントスピード選択回路。

Claims (1)

    【特許請求の範囲】
  1. 1 デジタル信号を発生するアップダウンカウンタと、
    該カウンタの出力をアナログ選局信号に変換して受信機
    に供給するD−A変換器と、受信機より得られるSカー
    ブ信号に応じて第1及び第2の検出信号を発生する検出
    回路と、該第1及び第2の検出信号は応じて前記アップ
    ダウンカウンタを制御するコントロール回路を備え、前
    記第1の検出信号を検出した後前記第2の検出信号を検
    出するまで単一方向にサーチする第1サーチと、前記第
    2の検出信号の検出後再び前記第1の検出信号を検出す
    るまで前記第1サーチとは逆方向にサーチする第2サー
    チとより成るSカーブ追従自動周波数補正動作を行なう
    電子同調装置において、前記第1ザーチ中に第1の検出
    信号が検出されなくなった時点から、あるいは前記第2
    サーチ中に第2の検出信号が検出されなくなった時点か
    ら、前記アップダウンカウンタが所定数カウントを行な
    うまでに、各々、第2の検出信号あるいは第1の検出信
    号が検出されないときは、選局した放送信号が弱電界で
    あると判定し、前記Sカーブ追従自動周波数補正動作を
    停止し、好ましい選局状態に移行させるようにしたこと
    を特徴とする電子同調装置の制御方式。
JP2600479A 1979-03-05 1979-03-05 電子同調装置の制御方式 Expired JPS5925404B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2600479A JPS5925404B2 (ja) 1979-03-05 1979-03-05 電子同調装置の制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2600479A JPS5925404B2 (ja) 1979-03-05 1979-03-05 電子同調装置の制御方式

Publications (2)

Publication Number Publication Date
JPS55118218A JPS55118218A (en) 1980-09-11
JPS5925404B2 true JPS5925404B2 (ja) 1984-06-18

Family

ID=12181546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2600479A Expired JPS5925404B2 (ja) 1979-03-05 1979-03-05 電子同調装置の制御方式

Country Status (1)

Country Link
JP (1) JPS5925404B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4419767A (en) * 1980-11-27 1983-12-06 Pioneer Electronic Corporation Automatic digital control device for exact frequency tuning of a receiver
JPS5795718A (en) * 1980-12-04 1982-06-14 Seiko Instr & Electronics Ltd Automatic channel selection tuner

Also Published As

Publication number Publication date
JPS55118218A (en) 1980-09-11

Similar Documents

Publication Publication Date Title
US4654884A (en) Radio receiver with switching circuit for elimination of intermodulation interference
US4864642A (en) Space diversity receiving system
KR960012796B1 (ko) 자동 동조 장치
JPS5925404B2 (ja) 電子同調装置の制御方式
US4989263A (en) Radio receiver with automatic mode changeover circuit
JPS5858847B2 (ja) ヘテロダイン受信機
JPS586428B2 (ja) 自動選局装置
JP2541204B2 (ja) オ−トチユ−ニング装置
JPS5920286B2 (ja) デジタルプリセツトチユ−ナ
JP2769147B2 (ja) テレビジヨン受像機の選局回路
JPS5922410B2 (ja) 自動選局装置
JPS5920287B2 (ja) デジタルチユ−ナ
JPS585607B2 (ja) 自動選局装置
JP2541202B2 (ja) オ−トチユ−ニング装置
JPS5836853B2 (ja) デジタルプリセツトチユ−ナ
JPS5920285B2 (ja) 自動選局装置
JP3013911B2 (ja) 衛星受信アンテナの制御装置
JPH08172586A (ja) 自動選局装置
JPS5929004B2 (ja) 自動選局装置
JP2569934Y2 (ja) Rds用ラジオ受信機
KR970008728A (ko) 강신호 자동 선별 수신기능을 갖춘 안테나 구동시스템
JPS5819169B2 (ja) 自動選局装置
JPH0332245B2 (ja)
JPS5921178A (ja) テレビジヨン受像機の選局装置
JPS634729B2 (ja)