JPS5920286B2 - デジタルプリセツトチユ−ナ - Google Patents
デジタルプリセツトチユ−ナInfo
- Publication number
- JPS5920286B2 JPS5920286B2 JP2600279A JP2600279A JPS5920286B2 JP S5920286 B2 JPS5920286 B2 JP S5920286B2 JP 2600279 A JP2600279 A JP 2600279A JP 2600279 A JP2600279 A JP 2600279A JP S5920286 B2 JPS5920286 B2 JP S5920286B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- preset
- station
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0254—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は誤選局を防止したデジタルプリセットチューナ
に関する。
に関する。
メモリーに複数個のデジタル信号をあらかじめ記憶させ
ておき、チャンネル選択スイッチの操作により前記メモ
リー中のデジタル信号を取り出し、該デジタル信号をア
ナログ信号に変換した後受信機の局部発振回路に印加し
て前記デジタル信号の値に応じた局の受信を行うデジタ
ルプリセットチューナにおいて、プリセット時にはある
局が完全同調点で受信されており、記憶されるデジクル
値が前記局に完全に対応していたとしても、受信機の温
度による特性変化等により選局時には前記記憶されたデ
ジタル値が前記局の完全同調点に対応しなくなることが
ある。
ておき、チャンネル選択スイッチの操作により前記メモ
リー中のデジタル信号を取り出し、該デジタル信号をア
ナログ信号に変換した後受信機の局部発振回路に印加し
て前記デジタル信号の値に応じた局の受信を行うデジタ
ルプリセットチューナにおいて、プリセット時にはある
局が完全同調点で受信されており、記憶されるデジクル
値が前記局に完全に対応していたとしても、受信機の温
度による特性変化等により選局時には前記記憶されたデ
ジタル値が前記局の完全同調点に対応しなくなることが
ある。
斯る欠点を除去するため受信周波数の同調ずれを示すＳ
カーブ信号を検出して、取り込み動作を行い、自動的に
メモリーに記憶されたデジタル信号に対応するアナログ
信号の最も近傍の局を完全に受信することは、先きに本
件出願人が特許出願した特公昭５８−３６８５２号公報
に記載するところである。
カーブ信号を検出して、取り込み動作を行い、自動的に
メモリーに記憶されたデジタル信号に対応するアナログ
信号の最も近傍の局を完全に受信することは、先きに本
件出願人が特許出願した特公昭５８−３６８５２号公報
に記載するところである。
しかしながら、上記デジタルプリセットチューナにおい
てプリセット選局時にプリセット局以外の局を受信し前
記Ｓカーブ信号を検出し、希望しない局を誤選局するこ
とがあった。
てプリセット選局時にプリセット局以外の局を受信し前
記Ｓカーブ信号を検出し、希望しない局を誤選局するこ
とがあった。
本発明は斯る欠点を除去するために、プリセット選局時
に読み出したプリセット電圧が十分安定するまで、プリ
セット局以外の局のＳカーブ信号にて誤選局されること
がないようにしたデジタルプリセットチューナを提供す
るものである。
に読み出したプリセット電圧が十分安定するまで、プリ
セット局以外の局のＳカーブ信号にて誤選局されること
がないようにしたデジタルプリセットチューナを提供す
るものである。
以下本発明を図面に従って説明する。
第１図において１は一般的なＦＭ受信機である。
アンテナ２に受信された信号はラジオ周波増幅回路３で
増幅され、混合回路４で局部発振回路５からの信号と混
合されて中間周波信号に変換される。
増幅され、混合回路４で局部発振回路５からの信号と混
合されて中間周波信号に変換される。
しかして、前記中間周波信号は、中間周波増幅回路６で
増幅され、復調回路７で復調されて低周波増幅回路８及
びスピーカ９を介して放音される。
増幅され、復調回路７で復調されて低周波増幅回路８及
びスピーカ９を介して放音される。
１０はアップダウンカウンタ、１１は記憶回路で、前記
アップダウンカウンタ１０が希望する局を受信するため
に必要なプリセットデータ、が記憶されている。
アップダウンカウンタ１０が希望する局を受信するため
に必要なプリセットデータ、が記憶されている。
１２は前記アップダウンカウンタ１０の多ビツトデジタ
ル信号をその大きさに応じた直流信号に変換するＤ−Ａ
変換回路で、変換された直流信号はＦＭ受信機１に加え
られ、選局動作を行う。
ル信号をその大きさに応じた直流信号に変換するＤ−Ａ
変換回路で、変換された直流信号はＦＭ受信機１に加え
られ、選局動作を行う。
１３はウィンドコンパレークで、第２図に示す如く復調
回路７のＳカーブ信号に基づくＳＬ信号及びＳＨ倍信号
検出する。
回路７のＳカーブ信号に基づくＳＬ信号及びＳＨ倍信号
検出する。
１４は前記ＳＬ信号及びＳＨ倍信号記載するメモリ、１
５はマスク回路で制御回路１６からの信号によってプリ
セット電圧が十分安定するまで前記ＳＨ倍信号はＳＬ信
号が通過するのを阻止している。
５はマスク回路で制御回路１６からの信号によってプリ
セット電圧が十分安定するまで前記ＳＨ倍信号はＳＬ信
号が通過するのを阻止している。
１７は前記アップダウンカウンタ１０をアップ方向又は
ダウン方向にカウントするかを指令する指令回路、１８
はクロック信号発生回路である。
ダウン方向にカウントするかを指令する指令回路、１８
はクロック信号発生回路である。
次に本発明の詳細な説明する。
記憶回路１１に記憶されているデジタル信号を読み出し
、該デジタル信号を基に対応する局を受信するには選局
釦１９ａ、１９ｂ・・・・・・のうち一つを押す。
、該デジタル信号を基に対応する局を受信するには選局
釦１９ａ、１９ｂ・・・・・・のうち一つを押す。
その時点が第２図１１であり、記憶回路１１の該当する
アドレスに記憶されていたデジタル信号がアップダウン
カウンタ１０に読み出される（第２図ｔ２）。
アドレスに記憶されていたデジタル信号がアップダウン
カウンタ１０に読み出される（第２図ｔ２）。
ところで、前記アップダウンカウンタ１０に読み出され
た信号はＤ−Ａ変換回路１２でアナログ信号に変換され
、ＦＭ受信機１のラジオ周波増幅回路３及び局部発振回
路５に印加される。
た信号はＤ−Ａ変換回路１２でアナログ信号に変換され
、ＦＭ受信機１のラジオ周波増幅回路３及び局部発振回
路５に印加される。
それによってラジオ周波増幅回路３は受信しようとする
放送信号を通過させるようにフィルタ特性を変えるとと
もに局部発振回路５の発振周波数も変化し混合回路４か
ら正規な中間周波信号が発生され希望する局の信号が受
信されることになる。
放送信号を通過させるようにフィルタ特性を変えるとと
もに局部発振回路５の発振周波数も変化し混合回路４か
ら正規な中間周波信号が発生され希望する局の信号が受
信されることになる。
前記信号が受信されると、復調回路７から信号を生じる
。
。
その信号は第２図に示す如く選局に従って８字カーブを
なす同調の割合いを示すところのＳカーブ信号で直流増
幅回路２０を経てウィンドコンパレータ１３に加えられ
る。
なす同調の割合いを示すところのＳカーブ信号で直流増
幅回路２０を経てウィンドコンパレータ１３に加えられ
る。
ウィンドコンパレータ１３はＳカーブ信号の下側を検知
するとＳＬ信号を発生し、このＳＬ信号がメモリ１４に
加えられる。
するとＳＬ信号を発生し、このＳＬ信号がメモリ１４に
加えられる。
その信号は制御回路１６に加えられ、それに基づいて発
生する信号でアップダウンカウンタ１０のカウント速度
を緩める。
生する信号でアップダウンカウンタ１０のカウント速度
を緩める。
さらに同調が進み復調回路７からウィンドコンパレータ
１３にＳカーブ信号の上側が加えられると、今度はＳＨ
倍信号発生する。
１３にＳカーブ信号の上側が加えられると、今度はＳＨ
倍信号発生する。
するとメモリ１４から指令回路１７に信号が加えられ、
該指令回路１７より今までアップ方向にカウントしてい
たアップダウンカウンタ１０をダウン方向５こカウント
するような指令信号を供給する。
該指令回路１７より今までアップ方向にカウントしてい
たアップダウンカウンタ１０をダウン方向５こカウント
するような指令信号を供給する。
するとアップダウンカウンタ１０はダウン方向にカウン
トし行きすぎた選局をもとの方向に補正する。
トし行きすぎた選局をもとの方向に補正する。
補正が進むと再び復調回路７よりＳカーブ信号の下側の
部分が加えられ、ウィンドコンパレーク１３よりＳＬ信
号を発生させるので、アップダウンカウンタ１０をアッ
プ方向にカウントする。
部分が加えられ、ウィンドコンパレーク１３よりＳＬ信
号を発生させるので、アップダウンカウンタ１０をアッ
プ方向にカウントする。
このようにして常に正しく同調されるように制御してい
る。
る。
ところで前記アップダウンカウンタ１０がカウントして
プリセットしである局の放送信号Ａを受信するまでの間
に偶々他局の放送信号Ｂが受信され、復調回路７からＳ
カーブ信号を生じ、ウィンドコンパレータ１３に供給さ
れる。
プリセットしである局の放送信号Ａを受信するまでの間
に偶々他局の放送信号Ｂが受信され、復調回路７からＳ
カーブ信号を生じ、ウィンドコンパレータ１３に供給さ
れる。
それによってＳＬ信号又はＳＨ倍信号生じアップダウン
カウンタ１０をそのところで制御し点線で示す如く誤選
局してしまうおそれがある。
カウンタ１０をそのところで制御し点線で示す如く誤選
局してしまうおそれがある。
そこで本発明ではプリセット電圧が十分安定する第２図
ｔ２まで制御回路１６より禁止信号（レベル゛１′”を
発生させ、インパーク２１を介してマスク回路１５に加
え、その間メモリ１４よりのＳＨ倍信号はＳＬ信号が制
御回路１６へ加わるのを阻止している。
ｔ２まで制御回路１６より禁止信号（レベル゛１′”を
発生させ、インパーク２１を介してマスク回路１５に加
え、その間メモリ１４よりのＳＨ倍信号はＳＬ信号が制
御回路１６へ加わるのを阻止している。
前記マスク期間（第２図ｔ）は制御回路１６中にタイマ
ーを設けて時間的に定めてもよいし、又、タイマーの代
わりに、クロック信号発生回路１８からのクロック信号
をカウントするカウンタを制御回路１６中に設け、プリ
セット選局開始と同時にこのカウンタを動作させ、選局
開始からこのカウンタが所定数になるまでの期間、制御
回路１４から禁止信号をマスク回路１５に印加するよう
にして、マスク期間を定めてもよい。
ーを設けて時間的に定めてもよいし、又、タイマーの代
わりに、クロック信号発生回路１８からのクロック信号
をカウントするカウンタを制御回路１６中に設け、プリ
セット選局開始と同時にこのカウンタを動作させ、選局
開始からこのカウンタが所定数になるまでの期間、制御
回路１４から禁止信号をマスク回路１５に印加するよう
にして、マスク期間を定めてもよい。
従って前記マスク期間に他局の放送信号が受信され、復
調回路７からＳカーブ信号が発生され、それによりウィ
ンドコンパレータ１３からＳＬ信号又はＳＨ倍信号発生
されても、マスク回路１５で阻止されて制御回路１６に
加えられることがないから、アップダウンカウンタ１０
が制御されて誤選局されるということはない。
調回路７からＳカーブ信号が発生され、それによりウィ
ンドコンパレータ１３からＳＬ信号又はＳＨ倍信号発生
されても、マスク回路１５で阻止されて制御回路１６に
加えられることがないから、アップダウンカウンタ１０
が制御されて誤選局されるということはない。
本発明のデジタルプリセットチューナはマスク回路を設
け、プリセット選局時に読み出したプリセット電圧が安
定するまでＳカーブ信号に基づくＳＬ信号及びＳＨ倍信
号、アップダウンカウンタを制御する制御手段に印加さ
れるのを阻止するようにしたので、プリセット局以外の
局が存在しても、その局を誤選局することが確実に防止
できる。
け、プリセット選局時に読み出したプリセット電圧が安
定するまでＳカーブ信号に基づくＳＬ信号及びＳＨ倍信
号、アップダウンカウンタを制御する制御手段に印加さ
れるのを阻止するようにしたので、プリセット局以外の
局が存在しても、その局を誤選局することが確実に防止
できる。
更に、ＳＬ信号及びＳＨ倍信号阻止するようにしたので
、アップダウンカウンタを制御する制御手段の構成を簡
単にできるという利点を有する。
、アップダウンカウンタを制御する制御手段の構成を簡
単にできるという利点を有する。
第１図は本発明のデジタルプリセットチューナ回路図、
第２図は本発明のデジタルプリセットチューナの選局過
程を示す特性図である。 １・・・・・・ＦＭ受信機、３・・・・・・ラジオ周波
増幅回路、４・・・−・・混合回路、５・・・・・・局
部発振回路、７・・・・・・復調回路、１０・・・・・
・アップダウンカウンタ、１１・・・・・・記憶回路、
１２・・・・・・Ｄ−Ａ変換回路、１３・・・・・・ウ
ィンドコンパレーク、１４・・・・・・メモリ、１５・
・・・・・マスク回路、１６・・・・・・制御回路。
第２図は本発明のデジタルプリセットチューナの選局過
程を示す特性図である。 １・・・・・・ＦＭ受信機、３・・・・・・ラジオ周波
増幅回路、４・・・−・・混合回路、５・・・・・・局
部発振回路、７・・・・・・復調回路、１０・・・・・
・アップダウンカウンタ、１１・・・・・・記憶回路、
１２・・・・・・Ｄ−Ａ変換回路、１３・・・・・・ウ
ィンドコンパレーク、１４・・・・・・メモリ、１５・
・・・・・マスク回路、１６・・・・・・制御回路。
Claims (1)
- １ 予め記憶された内容に基づいてアップダウンカウン
タをプリセットし、そのプリセットされた多ビツトデジ
タル信号をＤ−Ａ変換回路でＤ−Ａ変換し受信機に加え
選局を行なうとともに、受信機より放送信号の受信状態
に応じて得られるＳカーブ信号に基づき第１及び第２の
検出信号を発生する検出手段と、該第１及び第２の検出
信号に応じて前記アップダウンカウンタの内容を制御す
る制御手段とを備えたプリセットチューナにおいて、プ
リセット選局時に読み出したプリセット電圧が安定する
まで、前記第１及び第２の検出信号が前記制御手段に印
加されるのを阻止するマスク回路を設けたことを特徴と
するデジタルプリセットチューナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2600279A JPS5920286B2 (ja) | 1979-03-05 | 1979-03-05 | デジタルプリセツトチユ−ナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2600279A JPS5920286B2 (ja) | 1979-03-05 | 1979-03-05 | デジタルプリセツトチユ−ナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55118216A JPS55118216A (en) | 1980-09-11 |
| JPS5920286B2 true JPS5920286B2 (ja) | 1984-05-12 |
Family
ID=12181493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2600279A Expired JPS5920286B2 (ja) | 1979-03-05 | 1979-03-05 | デジタルプリセツトチユ−ナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920286B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0262748U (ja) * | 1988-10-31 | 1990-05-10 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH066620Y2 (ja) * | 1984-08-03 | 1994-02-16 | カシオ計算機株式会社 | デジタルチュ−ニング回路 |
-
1979
- 1979-03-05 JP JP2600279A patent/JPS5920286B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0262748U (ja) * | 1988-10-31 | 1990-05-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55118216A (en) | 1980-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4654884A (en) | Radio receiver with switching circuit for elimination of intermodulation interference | |
| JPS636165B2 (ja) | ||
| US5199109A (en) | Multi channel scanning receiver with improved signal strength detecting circuitry | |
| EP0256877B1 (en) | Reception sensitivity control system in a sweeping radio receiver | |
| JPH0667011B2 (ja) | 遠隔制御信号受信システム | |
| JPH10145188A (ja) | 受信装置 | |
| EP0125717B1 (en) | Broadcast receiver with automatic broadcast station storage | |
| JPS5920286B2 (ja) | デジタルプリセツトチユ−ナ | |
| US6263196B1 (en) | Channel selection control in a selective call receiver | |
| GB2065403A (en) | Synchronizing signaldiscriminator for use in channel selection apparatus of television receiver | |
| JPH0613943A (ja) | ラジオ受信機 | |
| JP2966200B2 (ja) | ラジオ受信機 | |
| JP3508848B2 (ja) | スケルチ回路 | |
| JP3164502B2 (ja) | 非ｄａｂ波受信機およびｄａｂ受信機 | |
| KR0184962B1 (ko) | 강신호 선별 예약녹화기능을 갖춘 텔레비디오 | |
| JPS5925404B2 (ja) | 電子同調装置の制御方式 | |
| JP2769147B2 (ja) | テレビジヨン受像機の選局回路 | |
| JPH1127104A (ja) | 選局装置の自動チャンネルプリセット方法及び自動チャンネルプリセット機能付選局装置 | |
| JP3143393B2 (ja) | Ａｍラジオ受信機 | |
| KR100260130B1 (ko) | 디지탈위성방송수신기의입력신호판별방법 | |
| JP4332966B2 (ja) | テレビ放送用ｐｌｌ選局制御方法およびテレビ放送用ｐｌｌ選局制御装置 | |
| JPH0547005B2 (ja) | ||
| JPS6128435Y2 (ja) | ||
| JPS5920285B2 (ja) | 自動選局装置 | |
| JPH033963B2 (ja) |