JPS5922410B2 - 自動選局装置 - Google Patents

Description

【発明の詳細な説明】 本発明は局部発振回路の発振周波数を自動的に変化せし
め、所望局の受信を行う自動選局装置に係り、特に前記
発振周波数の変化速度を可変にすることにより、確実な
る受信と選局時間の短縮を達成せんとするものである。

従来の自動選局装置においては、サーチ速度が一定であ
った為に、前記サーチ速度を速くすると、選局動作の開
始直後の局を通過して受信不能となるという欠点を有し
、前記サーチ速度を遅くすると、所望局の受信迄に時間
がかかりすぎるという欠点を有していた。

本発明は上述の点に鑑み成されたもので、以下、実施例
に基き、図面を参照しながら説明する。

第１図は本発明の一実施例を示すブロック図で、アンテ
ナ１に受信された信号は、ラジオ周波増幅回路２で増幅
され、混合回路３で中間周波数に変換された後中間周波
増幅回路４で増幅され、更に検波回路５で検波された後
低周波増幅回路６で増幅されスピーカ７に印加される。

しかして、混合回路３には電圧制御型の発振回路８が接
続されており、該発振回路８は印加される直流電圧の値
に応じてその発振周波数が変化するものである。

そして、前記発振回路８に印加される直流電圧は、Ｄ−
Ａ変換器９から供給される。

前記Ｄ−Ａ変換器９は、アップダウンカウンタ１０から
得られるデジタル信号を、直流電圧（アナログ信号）に
変換するもので、前記アップダウンカウンタ１０からの
出力パルス数に応じた直流電圧を発生することが出来る
。

１１は前記アップダウンカウンタ１０のカウントスピー
ドを選択する為の選択回路で、前記選択回路１１が第１
状態にある時、低速パルス発生回路１２からの低速パル
スを前記アップダウンカウンタ１０にクロックパルスと
して印加し、前記選択回路１１が第２状態にある時、高
速パルス発生回路１３からの高速パルスを前記アツプダ
ウンカカンタ１０にクロックパルスとして印加する様に
切換制御される。

１４は前記選択回路１１のモードを切換える為の制御回
路で、前記制御回路１４は、アップサーチもしくはダウ
ンサーチを指示する為の操作スイッチ１５と、前記操作
スイッチ１５の操作に応じて動作するタイマー１６と、
前記検波回路５の出力信号であるＳカーブ信号を検出す
る検出回路１７とに接続されており、前記操作スイッチ
１５、タイマー１６及び検出回路１７の状態に応じて、
第１状態もしくは第２状態に切り換えられる。

前記タイマー１６は、操作スイッチ１５を操作した時か
ら所定の期間、選択回路１１を第１状態に維持する制御
信号が制御回路１４から発生する為設けられており、前
記タイマー１６からの信号は前記制御回路１４に優先的
に作用するものである。

又、検波回路５のＳカーブ信号を検出する検出回路１７
は、Ｓカーブ信号の中点及び局間における零レベルと、
Ｓカーブ信号の第１周縁部における所定レベル以上の正
直流電圧と、Ｓカーブ信号の第２周縁部における所定レ
ベル以上の負直流電圧とを判別し、零レベルの時出力を
発生せず、前記所定レベル以上の正もしくは負直流電圧
の発生時に所定の出力信号を発生するものである。

次に動作を説明する。

自動選局動作を開始する場合は、まず操作スイッチ１５
を操作して該スイッチ１５をアップサーチ状態もしくは
ダウンサーチ状態とする。

いま、操作スイッチ１５をアップサーチ状態にしたとす
れば、該スイッチ１５からアップサーチ状態を示す信号
が発生し、タイマー１６及び制御回路１４に作用する。

その為、タイマー１６が動作し、選択回路１１が低速パ
ルス発生回路１２からの低速パルスを選択する第１状態
となる様な信号が、制御回路１４から選択回路１１に印
加されるとともに、制御回路１４からアップダウンカウ
ンタ１０にアップ信号が印加される。

その結果アップダウンカウンタ１０は低速パルスをクロ
ック信号としてアップカウントを行う。

前記アップダウンカウンタ１０は上述の如く、低速クロ
ック信号に応じた速度のカウントを行うから、Ｄ−Ａ変
換器９の出力信号である直流電圧も低速で変化し、従っ
て局部発振器として動作する発振回路８の出力発振周波
数も低速で変化し、低速サーチが達成される。

そして所定の時間が経過するとタイマー１６の動作が停
止し制御回路１４は、操作スイッチ１５から直接印加さ
れる信号に応じた制御信号を選択回路１１に印加する様
になる。

前記操作スイッチ１５から直接印加される信号により、
制御回路１４は選択回路１１を第２状態とする制御信号
を発生する。

前記第２状態となると、選択回路１１は高速パルス発生
回路１３からの高速パルスを通過する様になり、アップ
ダウンカウンタ１０は前記高速パルスをクロック信号と
してアップカウントを行う。

従って、Ｄ−Ａ変換器９の出力直流電圧は高速で変化し
、発振回路８の出力発振周波数も高速で変化して高速サ
ーチが達成される。

高速サーチ中又は低速サーチ中にかかわらず、放送局が
存在すると検出回路１７から信号が発生し、制御回路１
４は選択回路１１を第１状態とする制御信号を発生する
。

第２図に示す如く周波数ｆｏを中心周波数とするＳカー
ブ特性を有する放送局がサーチ中に存在すると、所定の
検出レベル（ＶｓＬ）を有する検出回路１７が、前記Ｓ
カーブ特性の点Ａを検出し、優先信号を発生し、それに
応じて制御回路１４が選択回路１１を第１状態とする制
御信号を発生する。

従って、高速サーチ中においては、選択回路１１の切換
が行なわれ、低速サーチ中においては、そのままの状態
で、いずれの場合も発振回路８の発振周波数は低速で変
化する。

更に、低速サーチの続行中において、検出回路１７の検
出レベル（Ｖ ｓ Ｈ）を越える信号が検出されると〔
点Ｂ〕、検出回路１７から第２の優先信号が発生される
。

そして、制御回路１４は前記第２の優先信号を受け、選
択回路１１に対し、第１状態を維持する制御信号を発生
し続けるとともに、アップダウンカウンタ１０に対し、
ダウン信号を発生する。

その結果、アップダウンカウンタ１０はダウン方向への
低速ダウンカウントを行う様になり、発振回路８の発振
周波数は、低速で下がっていく。

いくらかの時間の経過後、検出回路１７は再びＳカーブ
特性の一周縁部（点Ｃ）を検出する。

そして、再び検出回路１７から制御回路１４に対し、前
記点Ｃを検出したことを知らせる信号を発生する。

すると、制御回路１４は、アップダウンカウンタ１０に
対するダウン信号の発生を停止し、その為、発振回路８
の周波数変化も停止する。

以上の動作状態を図示すると第３図の如くなる。

第３図において、ｔｏは操作スイッチ１５の操作開始時
、ｔｌ はタイマー１６の動作停止時、ｔ２はＳカーブ
特性の一周縁部〔第２図点Ａ〕を検出した時刻、ｔ３は
他局縁部〔第２図点Ｂ〕を検出した時刻、及びｔ４は一
周縁部〔第２図点Ｃ〕を検出した時刻である。

ダウンサーチに関しても、上述のアップサーチと同様の
動作を行う。

ダウンサーチを行う場合は、操作スイッチ１５を操作し
てダウン信号を発生し、操作開始から所定時間、タイマ
ー１６の作用により低速ダウンサーチを行い、その後Ｓ
カーブ特性の一周縁部を検出する迄高速ダウンサーチを
行い、更に低速ダウンサーチ、低速アップサーチを行っ
てサーチ動作を停止する。

ダウンサーチに関する詳細な説明は、アップサーチと方
向以外は略同様に付、省略する。

前記タイマー１６は一般に時刻をセットするものである
が、本発明においては、前記タイマー１６として、カウ
ンタ１０に印加されるクロック信号又は該クロック信号
に相関するクロック信号を、所定数計数するカウンタを
用いてもよく、とにかく、操作スイッチ１５の操作後所
定の時間を検出するものであればすべて含まれる。

本発明の第１の特徴は、操作スイッチ１５の操作開始か
ら所定の期間、前記発振回路８の出力発振周波数を低速
で変化させる点にある。

そして、操作開始から所定の期間低速サーチを行うこと
により、動作遅延や電圧制御型の発振回路の安定する迄
の遅延等に起因する近接局のサーチミスを防止出来ると
いう大きな利点を有する。

好ましい実施例において前記低速サーチは、２４ｍ５／
デジツト（カウンタの１カウント当り２４ｍ５の時間を
要する）の速度で５００ｍ５間行っている。

又、本発明の第２の特徴は、前記低速サーチの経過後、
高速サーチに切換える点にある。

所定の期間経過後にはサーチ回路が安定化するから、む
しろサーチ時間の短縮が利点となる。

その為、本発明においては、低速サーチ期間の経過後、
高速サーチを行い、前記利点を十分に生かしている。

好ましい実施例においては、前記高速サーチは３ｍｓ／
デジットの速度である。

更に、本発明では、アップダウンカウンタ及びその内容
をアナログ信号に変換するＤ−Ａ変換器を用い、低速パ
ルスト高速パルスのいずれか一方を選択してアップダウ
ンカウンタに印加するというデジタル処理を行なって、
サーチ速度を変化させているので、構成が簡単になると
共に、ＩＣ化に最適であり、１チツプ構成とすることが
可能である。

又、アップダウンカウンタを用いているので、単に通常
のＲＡＭ等のメモリを接続するだけで、放送局に対応す
るデジタル信号を容易に記憶できるという利点を有する
。

尚、上述の如くして選択した局が不必要な場合には、再
び操作スイッチ１５を操作してサーチを行なわしめても
良いし、又局を選択した後所定の時間サーチストップ信
号を与えない場合再び自動的にサーチを開始する様にし
てもよい。

以上述べた如く、本発明に係る自動選局装置は、正確で
す速い選局が達成出来るもので、特にカーラジオ用に用
いて効果の高いものである。

【図面の簡単な説明】

第１図は本発明に係る自動選局装置の一実施例を示す回
路図、第２図は第１図に示される検出回路の動作を説明
する為の特性図、及び第３図は本発明の詳細な説明する
為の特性図である。 主な図番の説明、８・・・発振回路、１０・・・アップ
ダウンカウンタ、１１・・・選択回路、１４・・・制御
回路、１５・・・操作スイッチ。

Claims (1)

【特許請求の範囲】
1. １ サーチ用のクロックパルスをカウントするアップダ
   ウンカウンタと、該アップダウンカウンタの内容をアナ
   ログ信号に変換するＤ−Ａ変換器とを有し、該Ｄ−Ａ変
   換器の出力アナログ信号により局部発振回路の発振周波
   数を制御する自動選局装置において、低速パルス及び高
   速パルスを発生するパルス発生回路と、該低速パルスと
   高速パルスのいずれか一方を選択して前記アップダウン
   カウンタに印加する選択鼎路、と、検波回路の８字特性
   に応じた出力信号を）廃生する検出回路と、タイマーと
   を備え、サーチ動作−始から前記タイマーにより設定さ
   れる所定゛の期間、前記低速パルスを前記アップダウン
   カウンタに印加して、前記発振周波数を低速で変化させ
   ると共に、前記所定の期間が経過した後前２８字特性の
   一周縁部を検出する迄の期間、前記高速パルスを前記ア
   ップダウンカウンタに印加して、前記発振周波数を高速
   で変化させるようにしたことを特徴とする自動選局装置
   。