JPS5923907A - 差電圧増幅回路 - Google Patents
差電圧増幅回路Info
- Publication number
- JPS5923907A JPS5923907A JP57133560A JP13356082A JPS5923907A JP S5923907 A JPS5923907 A JP S5923907A JP 57133560 A JP57133560 A JP 57133560A JP 13356082 A JP13356082 A JP 13356082A JP S5923907 A JPS5923907 A JP S5923907A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- voltage
- amplification
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、入力信号電圧と基準電圧との差電圧を増幅す
る差電圧増幅回路に関する。
る差電圧増幅回路に関する。
たとえば並列比較型A / Dコンバータでは月予信の
境界全識別する多数の比較回路により入力信号を同時に
比較判別し、名比較回路の出力に基ついて適宜な符号を
形成する。従来、この神のA/Dコンバータでは、上記
比較回路として演p増幅器等の差動増幅回路を用いたも
のがl′−)る。しかしながらこのように酸n増幅器を
用いたものではぢフセット箱、出、オフ七ット電流11
Lよっ又誤差を生じ、1だ一般に高速性を寮求訟ノする
用途には不向きである。
境界全識別する多数の比較回路により入力信号を同時に
比較判別し、名比較回路の出力に基ついて適宜な符号を
形成する。従来、この神のA/Dコンバータでは、上記
比較回路として演p増幅器等の差動増幅回路を用いたも
のがl′−)る。しかしながらこのように酸n増幅器を
用いたものではぢフセット箱、出、オフ七ット電流11
Lよっ又誤差を生じ、1だ一般に高速性を寮求訟ノする
用途には不向きである。
このために% /I′!fに高速Δ/IJコン・ぐ−夕
では、−メことえtt第1図に示すようなチョッパ型コ
ンパレータが広く用いらhている。ずなわち、第1の人
カナ;・″−子ノにA=準電圧v18.を与え、第2の
入力端子2に比軟ノーベぎ入カイrs −Q” in
k与える〇喧して8i’J I %第2の各入力端子1
.2をクロックft+ 4−”iφおよびφの反転信号
7でメンオフ制御ずZ〕、たとえはF’ETアナログス
イッチからなる紀1、第2のイ〕ヌイッチ3,4を介し
て並列に4耕わLし、コンデンサ5の一端に伝統する。
では、−メことえtt第1図に示すようなチョッパ型コ
ンパレータが広く用いらhている。ずなわち、第1の人
カナ;・″−子ノにA=準電圧v18.を与え、第2の
入力端子2に比軟ノーベぎ入カイrs −Q” in
k与える〇喧して8i’J I %第2の各入力端子1
.2をクロックft+ 4−”iφおよびφの反転信号
7でメンオフ制御ずZ〕、たとえはF’ETアナログス
イッチからなる紀1、第2のイ〕ヌイッチ3,4を介し
て並列に4耕わLし、コンデンサ5の一端に伝統する。
そしてこのコンデンサ6の他1/jAf ’l:反転増
幅器6の入力に接続するとともに反転増幅器6の入・出
力間に上記クロック信号φでオンオフ制御さり、るたと
えはFETアナログスイッチからなる第3のスイッチ2
を設けている。そして反転増幅器6の出力を出力端子8
を介して出力するようにしている。
幅器6の入力に接続するとともに反転増幅器6の入・出
力間に上記クロック信号φでオンオフ制御さり、るたと
えはFETアナログスイッチからなる第3のスイッチ2
を設けている。そして反転増幅器6の出力を出力端子8
を介して出力するようにしている。
このようにすれば第2図に示す波形図のようにクロック
信号φ(第2図(a))の”H”の期間は第1、第3の
各スイッチ3.2をオンし、第2のスイッチ4をオフす
るので反転増幅器60入・出力間を短絡してこの人・出
力端子の電圧を回路のしきい値電圧■ 、すなわち凱
)作のhr 基準となる動作点電圧とする。一方、この場合コンデン
サ6の入力側の電極には基準電圧vrefを印加する。
信号φ(第2図(a))の”H”の期間は第1、第3の
各スイッチ3.2をオンし、第2のスイッチ4をオフす
るので反転増幅器60入・出力間を短絡してこの人・出
力端子の電圧を回路のしきい値電圧■ 、すなわち凱
)作のhr 基準となる動作点電圧とする。一方、この場合コンデン
サ6の入力側の電極には基準電圧vrefを印加する。
そしてクロック信号¥の6H”の期間は第1、第3の各
スイッチ3.7をオフし、第2のヌイシティf!:オン
するのでコンデンサ50入力側の電極には入力信号vi
n金印加し、反転増幅器60入力′亀圧はしきい値電圧
vthrから基準電圧と入力信号との差1す、圧v4.
!f−Vinへ変化する。ぞしてこのような反転バ・i
幅器6の入力電圧の変化は反転増幅器6の増幅率を乗じ
て出力端子8から出力する。したがって、入力信号V、
(第2図(b))に対してfJ意の基準石7圧n vre(”if:に定することにより出力端子8にクロ
ック信号に同期したパルス列からなる出力信号(第2図
(C))を得らhる。すなわち、第1図にフ1てず回路
fit成ではクロックイ8号φにより反転増幅器6の入
・出力を知絡するメートゼロモードと、入カイを号V、
と基準電圧V、。1との差電圧をn ?4する→ノンブリングモードとを交互に繰p返すこと
になる。
スイッチ3.7をオフし、第2のヌイシティf!:オン
するのでコンデンサ50入力側の電極には入力信号vi
n金印加し、反転増幅器60入力′亀圧はしきい値電圧
vthrから基準電圧と入力信号との差1す、圧v4.
!f−Vinへ変化する。ぞしてこのような反転バ・i
幅器6の入力電圧の変化は反転増幅器6の増幅率を乗じ
て出力端子8から出力する。したがって、入力信号V、
(第2図(b))に対してfJ意の基準石7圧n vre(”if:に定することにより出力端子8にクロ
ック信号に同期したパルス列からなる出力信号(第2図
(C))を得らhる。すなわち、第1図にフ1てず回路
fit成ではクロックイ8号φにより反転増幅器6の入
・出力を知絡するメートゼロモードと、入カイを号V、
と基準電圧V、。1との差電圧をn ?4する→ノンブリングモードとを交互に繰p返すこと
になる。
しか【7ながらこのようなテヨッノや型コンノやレータ
はQi 印1ノンプリング系として動作するので入カイ
6−梠V、n(1)約波数はクロックイ1号φの周波数
の怪よりも低くないと、止仰゛に入力信号v1nの変化
を得ること祉できない。寸だ、特に高速”1ノンフ0リ
ングを杓なう場合は、スイッチのオン期曲がり一ノくな
るために寄生容M(1、スイッチのオン抵抗等が原因で
移々の問題を生じる。すなわちスイッチのオン抵抗およ
び寄生容量によって信号の伝達ふくれあるいはゲづンロ
ヌを生じる。
はQi 印1ノンプリング系として動作するので入カイ
6−梠V、n(1)約波数はクロックイ1号φの周波数
の怪よりも低くないと、止仰゛に入力信号v1nの変化
を得ること祉できない。寸だ、特に高速”1ノンフ0リ
ングを杓なう場合は、スイッチのオン期曲がり一ノくな
るために寄生容M(1、スイッチのオン抵抗等が原因で
移々の問題を生じる。すなわちスイッチのオン抵抗およ
び寄生容量によって信号の伝達ふくれあるいはゲづンロ
ヌを生じる。
またこのようなスイッチの信号の入会出力端子とクロッ
ク信号φを入力する制御端子との間の寄生容量によって
、クロック成分が信号に重畳されてヒゲ状のパルス信号
を生じる。そしてこの現象は動的には系が定常状態に戻
るオでに時間がかかり、高速動作に支障を来たし、静的
には出力にオフセットを生じることになる。
ク信号φを入力する制御端子との間の寄生容量によって
、クロック成分が信号に重畳されてヒゲ状のパルス信号
を生じる。そしてこの現象は動的には系が定常状態に戻
るオでに時間がかかり、高速動作に支障を来たし、静的
には出力にオフセットを生じることになる。
本発明は上記の事情に鑑みてなされたもので、連続的な
動作を行なえ高い周波数の入力信号に刻しても高速サン
プリングを行なうことなく入力信号と基準電圧との差%
i圧を得ることができる差電圧増幅回路を提供すること
を目的とするものである。
動作を行なえ高い周波数の入力信号に刻しても高速サン
プリングを行なうことなく入力信号と基準電圧との差%
i圧を得ることができる差電圧増幅回路を提供すること
を目的とするものである。
すなわち本発明は2組のテロッパ型コンパレークを並列
に設けて交互に動作させることにより等測的に連lh、
的なLA、較結果を1j−、することを傷徴とするもの
である。
に設けて交互に動作させることにより等測的に連lh、
的なLA、較結果を1j−、することを傷徴とするもの
である。
〔発明の実加1例〕
以下本発明の一実施例を第3図に示すブロック図を参照
して詳細に説明する。第3図において、第1の入力端子
1ノに基準ηじ圧V、。、を与え第2の入力ψ;11.
子12に比較ずべき人力信号vi□’を力える。イしで
、第1の入力〜端子11を第1.811、3のスイッチ
13r 15を介し7てそil、それコンデンサ/ 7
、.1.11の一方の端子に接続している。また第2
の入力端子ノ2をε(A2、第4のヌ・1ソチJ 4
、.16を介してそ11)CfL上記コンデンザ17.
IRの一方の端子に並列に接続している。さらに上記コ
ンデンサ17e18の他方のl’11.i子をj”7
IIす1.−J一段、すなわち第1、第2の反転J’+
!f ’l’iii 7;ir I 9 H20の各入
力に1ト続しテイル。そして第1、εj42の反転増幅
器19.20の入・出力1t)1に(77そハ第5、第
6のスイッチ21゜22乞介押して動作点−圧発生手段
を構成するとともに出力を出力選択手段、−jなわち第
7゜第8のツイツチ23,24f介して31し列に出力
端子25に接続している。そして上記第1乃至第8のス
イッチI J 、 14 、15 、16 、2112
2.23.24はたとえばF”ETアナログスイッチで
第1、第5のスイッチ13.21はクロック信号41
で制御し、第2のスイッチ14はクロック信号φ葺め反
転信号i+によって制御する。そして第3、第6のスイ
ッチ15.22はクロック(,1−Ffφ、で制御し、
第4のスイッチ16はクロック信号φ2の反転信号(f
it(Lよって側位!lする。さらに第7のスイッチ2
3はクロック信号φ目で制御し、第8のスイッチ24は
クロック信号φI2の反転イb号i譜によって制御する
。
して詳細に説明する。第3図において、第1の入力端子
1ノに基準ηじ圧V、。、を与え第2の入力ψ;11.
子12に比較ずべき人力信号vi□’を力える。イしで
、第1の入力〜端子11を第1.811、3のスイッチ
13r 15を介し7てそil、それコンデンサ/ 7
、.1.11の一方の端子に接続している。また第2
の入力端子ノ2をε(A2、第4のヌ・1ソチJ 4
、.16を介してそ11)CfL上記コンデンザ17.
IRの一方の端子に並列に接続している。さらに上記コ
ンデンサ17e18の他方のl’11.i子をj”7
IIす1.−J一段、すなわち第1、第2の反転J’+
!f ’l’iii 7;ir I 9 H20の各入
力に1ト続しテイル。そして第1、εj42の反転増幅
器19.20の入・出力1t)1に(77そハ第5、第
6のスイッチ21゜22乞介押して動作点−圧発生手段
を構成するとともに出力を出力選択手段、−jなわち第
7゜第8のツイツチ23,24f介して31し列に出力
端子25に接続している。そして上記第1乃至第8のス
イッチI J 、 14 、15 、16 、2112
2.23.24はたとえばF”ETアナログスイッチで
第1、第5のスイッチ13.21はクロック信号41
で制御し、第2のスイッチ14はクロック信号φ葺め反
転信号i+によって制御する。そして第3、第6のスイ
ッチ15.22はクロック(,1−Ffφ、で制御し、
第4のスイッチ16はクロック信号φ2の反転信号(f
it(Lよって側位!lする。さらに第7のスイッチ2
3はクロック信号φ目で制御し、第8のスイッチ24は
クロック信号φI2の反転イb号i譜によって制御する
。
そして、#!1、第2のスイッチ13.14およびコン
デンサ17によって第1の印加電圧設定手段を栴成し、
同様に第3、第4のスイッチ15116およびコンデン
サ18によって第2の印加電圧設定手段を構成する。そ
して、各印加電圧設定手段によシ動作点電圧、あるいは
こ051ノ1作点′IIJLLvC,J:記各人力幻:
子11 r 12 ヘ与えらiする電圧の差電圧を重
畳17た差情号箱、圧をIUるようにしている。
デンサ17によって第1の印加電圧設定手段を栴成し、
同様に第3、第4のスイッチ15116およびコンデン
サ18によって第2の印加電圧設定手段を構成する。そ
して、各印加電圧設定手段によシ動作点電圧、あるいは
こ051ノ1作点′IIJLLvC,J:記各人力幻:
子11 r 12 ヘ与えらiする電圧の差電圧を重
畳17た差情号箱、圧をIUるようにしている。
しかして、第1.第2、第5のスイッチ13゜1412
1およびコンデン−1j’ 17 、反転増幅器J9に
よって各量糺合型増幅手段を有する第1のチv 7パ型
コンパレータ10ノを構成シている。°まだ第3、第4
、第6のスイッチ15゜16.22先・よひコンデンサ
18、反転増幅器20によって同様に容jl結合型バ・
7幅手段を有する紀2のブ“]ツバ型コンノやレータ1
02を構成している。づして上記第1.第2のチ目ツバ
型:17 ンノPレ−り/ 07 、7 o 21r、
L9互Vcかツ180゜の位相差で1ノ転増11’j+
i器19 、2 (Iの人・出力を知絡うる訓−トゼロ
動作と入力(i4号vlnをザンノ°リングするサンプ
リング動作とを繰り返す。
1およびコンデン−1j’ 17 、反転増幅器J9に
よって各量糺合型増幅手段を有する第1のチv 7パ型
コンパレータ10ノを構成シている。°まだ第3、第4
、第6のスイッチ15゜16.22先・よひコンデンサ
18、反転増幅器20によって同様に容jl結合型バ・
7幅手段を有する紀2のブ“]ツバ型コンノやレータ1
02を構成している。づして上記第1.第2のチ目ツバ
型:17 ンノPレ−り/ 07 、7 o 21r、
L9互Vcかツ180゜の位相差で1ノ転増11’j+
i器19 、2 (Iの人・出力を知絡うる訓−トゼロ
動作と入力(i4号vlnをザンノ°リングするサンプ
リング動作とを繰り返す。
Q L’ 4’3スイツチシまクロック46号φが”H
”のときメンし、I l、 l“のときメンするものと
して11イLjil j−る。
”のときメンし、I l、 l“のときメンするものと
して11イLjil j−る。
乙のような4h成であ、+rJJ1、/ことえeJ:ク
ロック信号φ1 (第4図(a))が’ TI”のT1
〜T、のとき第1のテゴッパ型コンパレータ10101
td、第5のスイッチ13.21がオンし、第2のスイ
ッチ14をオフして反転ノ・13幅器19の入・出力の
電位¥: ff1i;作点1Fに圧とするオートゼロ動
作を行なう。一方、この期間およびその前後でクロック
信号φ、(第4図(b))は”L”であり、第2のチョ
ッパ型コンノfレータ1θ2は第3、第6のスイッチ1
5.22をオフし、第4のスイッチ16をオンして入力
信号V、n(ff1図(C))のサンプリング動作を行
ない上記入力信号Vいと基準電圧vrefの差電圧を反
転増幅器20へ入力する。したがってこの肋間中相1の
チミッパ型コンパレ〜り10ノの出力(第4図(e))
は反転増幅器19のしきい値電圧Vthrとなり、また
第2のチロツバ型コンツヤレータ102の出力(第4図
(f))は入力信号V、のサンプリング値n となる。そしてこの期間中はクロック信号φ目はL”で
第7の諌イッチ23はオフ、第8のスイッチ24/dオ
ンし、第2のチョッパ型コンノC1,= 夕1 n 2
の4ノンプリング(triを出力鈴□子25から出力′
する。
ロック信号φ1 (第4図(a))が’ TI”のT1
〜T、のとき第1のテゴッパ型コンパレータ10101
td、第5のスイッチ13.21がオンし、第2のスイ
ッチ14をオフして反転ノ・13幅器19の入・出力の
電位¥: ff1i;作点1Fに圧とするオートゼロ動
作を行なう。一方、この期間およびその前後でクロック
信号φ、(第4図(b))は”L”であり、第2のチョ
ッパ型コンノfレータ1θ2は第3、第6のスイッチ1
5.22をオフし、第4のスイッチ16をオンして入力
信号V、n(ff1図(C))のサンプリング動作を行
ない上記入力信号Vいと基準電圧vrefの差電圧を反
転増幅器20へ入力する。したがってこの肋間中相1の
チミッパ型コンパレ〜り10ノの出力(第4図(e))
は反転増幅器19のしきい値電圧Vthrとなり、また
第2のチロツバ型コンツヤレータ102の出力(第4図
(f))は入力信号V、のサンプリング値n となる。そしてこの期間中はクロック信号φ目はL”で
第7の諌イッチ23はオフ、第8のスイッチ24/dオ
ンし、第2のチョッパ型コンノC1,= 夕1 n 2
の4ノンプリング(triを出力鈴□子25から出力′
する。
−そして■=を刻T2でクロック信月φが”L”になる
と、第1のチョッパ型コンパレータ101のPl!1、
筆5のスイッチ13.21Tt′iオフし、第2のスイ
ッチ14はオンして入力信号V1nのリンプリング1助
作を行なう。しかしながらこのJ4:r @、カンブリ
ング動作のuトi始的後、すなわち〜1,2のスイッチ
14のオン111林からしσらくの[11目まスイッチ
等の寄生容11によるクロック漏れ、ツイツチのメン抵
抗による入カイ11号の伝達遅れ宿の過沢覗象の/でめ
に第1のチぢツ/臂型コンノ臂し一タ10)の出力は第
4図(d)図π破糾1で示ずように止常飴に〃らないこ
とがある。したがって、」−記j1,4渡現象がzト定
する期間11 を設け、このJiij間tl を粁鍋後
時刻t3でクロック信号φ目五反!r、いせ、第7のス
イッチ23をオン、)(8のスイッチ24をオフし第1
のチョッパ型コンパレータ101のサンプリング(?+
を出力端子25から出力する。
と、第1のチョッパ型コンパレータ101のPl!1、
筆5のスイッチ13.21Tt′iオフし、第2のスイ
ッチ14はオンして入力信号V1nのリンプリング1助
作を行なう。しかしながらこのJ4:r @、カンブリ
ング動作のuトi始的後、すなわち〜1,2のスイッチ
14のオン111林からしσらくの[11目まスイッチ
等の寄生容11によるクロック漏れ、ツイツチのメン抵
抗による入カイ11号の伝達遅れ宿の過沢覗象の/でめ
に第1のチぢツ/臂型コンノ臂し一タ10)の出力は第
4図(d)図π破糾1で示ずように止常飴に〃らないこ
とがある。したがって、」−記j1,4渡現象がzト定
する期間11 を設け、このJiij間tl を粁鍋後
時刻t3でクロック信号φ目五反!r、いせ、第7のス
イッチ23をオン、)(8のスイッチ24をオフし第1
のチョッパ型コンパレータ101のサンプリング(?+
を出力端子25から出力する。
さらにこの後、時刻T4でクロック信号φ!を反転し第
2のチョッパ型コンパレータ102の第3、第6のスイ
ッチ15.22をオンし、第4のスイッチ16をオフし
て、オートゼロ動作を行なう。なおこの場合、第1のチ
ョッパ型コンパレータ101の状態は不変でサンプリン
グ動作を継続し、そのサンプリング値を出力する。そし
て以後時刻’r、、’r、・・・で上述の時刻’r+−
Tt・・・の動作を第2のテヨッノ等型コンノやレータ
102で行ない、オートゼロ動作およびカンブリング動
作を第1、第2のチョッパ型コンパレータ101,10
2で交互に繰り返すことになる。
2のチョッパ型コンパレータ102の第3、第6のスイ
ッチ15.22をオンし、第4のスイッチ16をオフし
て、オートゼロ動作を行なう。なおこの場合、第1のチ
ョッパ型コンパレータ101の状態は不変でサンプリン
グ動作を継続し、そのサンプリング値を出力する。そし
て以後時刻’r、、’r、・・・で上述の時刻’r+−
Tt・・・の動作を第2のテヨッノ等型コンノやレータ
102で行ない、オートゼロ動作およびカンブリング動
作を第1、第2のチョッパ型コンパレータ101,10
2で交互に繰り返すことになる。
したがって基準電圧V と入力信号v1nとのef
比較結果を連続的に得ることができる。
なお、本発明は上記実施例に限定されるものではなく、
たとえばサンプリング動作の開始時に過渡現象による異
常出力を生じないとき、あるいはこれを無視できる場合
には、第1、第2のテMyパ型コンパレータ101,1
0’2のサンプリングJlll 1f−n i 爪なる
ようにしなくてもよい。
たとえばサンプリング動作の開始時に過渡現象による異
常出力を生じないとき、あるいはこれを無視できる場合
には、第1、第2のテMyパ型コンパレータ101,1
0’2のサンプリングJlll 1f−n i 爪なる
ようにしなくてもよい。
したがって、このような場合にv;1、出力側の第7、
第8のスイッチ2 、? 、 24 ”、[制御するク
ロック信号φ1.赫いはこの反転細分Tiをクロック(
FA月$t 、φ重 として用いilはよい。
第8のスイッチ2 、? 、 24 ”、[制御するク
ロック信号φ1.赫いはこの反転細分Tiをクロック(
FA月$t 、φ重 として用いilはよい。
1だ、メートゼロ動作のために反転増幅器19.20へ
しきい値電圧を力える場合、たとえは第5図に示すよう
にしてもよい。すなわちe45 図1d m 1のテヨ
ッノや型コン7ぞレータ101だけを示すブロック図で
反転増幅器19と四−楢°性の反転増幅器260入・出
力間を知絡してクロック4M号φ!によって制御するス
イッチ27を介して反転増幅器〕9の入力へ与えればよ
い。このようにすれはスイッチ27のオンと同時に反転
増幅器19の入力へしきい値電圧を与えることができる
ので所印オートゼロ動作を知時間で行なえ、JCノア、
によって全体のザンゾリング周期を知縮でき反転増幅器
19にかえて同一特性の非反転州幅器を用いてもよい。
しきい値電圧を力える場合、たとえは第5図に示すよう
にしてもよい。すなわちe45 図1d m 1のテヨ
ッノや型コン7ぞレータ101だけを示すブロック図で
反転増幅器19と四−楢°性の反転増幅器260入・出
力間を知絡してクロック4M号φ!によって制御するス
イッチ27を介して反転増幅器〕9の入力へ与えればよ
い。このようにすれはスイッチ27のオンと同時に反転
増幅器19の入力へしきい値電圧を与えることができる
ので所印オートゼロ動作を知時間で行なえ、JCノア、
によって全体のザンゾリング周期を知縮でき反転増幅器
19にかえて同一特性の非反転州幅器を用いてもよい。
さらにチョッパ型コンノやレータは、たとえは第6図に
示すようにコンデンサC1yC1・・・Cnおよび反転
増幅器I 、I ・・・I を交互に複vt
vz vl’1数組縦続し、かつ各反転増
幅器1 、I ・・・vl 1r2 ’Vnの入・出力間にオートゼロ動作時にオンするスイ
ッチSI+81 ・・・S を介挿するようにしてもよ
い。
示すようにコンデンサC1yC1・・・Cnおよび反転
増幅器I 、I ・・・I を交互に複vt
vz vl’1数組縦続し、かつ各反転増
幅器1 、I ・・・vl 1r2 ’Vnの入・出力間にオートゼロ動作時にオンするスイ
ッチSI+81 ・・・S を介挿するようにしてもよ
い。
また第7図に示すブロック図のように反転増’fllr
D I vlを用いたチョッパ型コンノやレータノ後
段に動作点電圧のほぼ等しい抜数の反転増幅器!v2.
・・・、■ を縦続に接続してもよい。
D I vlを用いたチョッパ型コンノやレータノ後
段に動作点電圧のほぼ等しい抜数の反転増幅器!v2.
・・・、■ を縦続に接続してもよい。
n
なお上記反転増幅器の具体例としては第8図(、)に示
すようにPチャンネルFETとNチャンネルFETを組
み合せたC−MOS型のもの、同図(b)に示すように
負荷MO8FETを飽和領域で動作させるもの、同図(
C)に示すようにディグレッションモードのFET i
用いるもの同図(d)に示すように線形抵抗rとFgT
とを組み合せたもの等を適宜に用いることができる。
すようにPチャンネルFETとNチャンネルFETを組
み合せたC−MOS型のもの、同図(b)に示すように
負荷MO8FETを飽和領域で動作させるもの、同図(
C)に示すようにディグレッションモードのFET i
用いるもの同図(d)に示すように線形抵抗rとFgT
とを組み合せたもの等を適宜に用いることができる。
さらにスイッチの具体的な回路としては第9図(、)(
b)に示すように単一のNチキンネルあるいはPチャン
ネルのFET i用いるもの、同図(、)に示すように
一対のNチャンネルおよびPチャンネルOFF;T I
組み合ぜたF9rrjl’l l・ランスミッションケ
゛−ト、同図(d)に示すようにNチャンネルFaTo
2+を板K ilj、ii、圧v 、V ノ中間
ノiH,圧DD 118 vl、を印加し、PブヤンネルF’ETの基板に゛屯源
亀H:VDX、を印加したトランスミッションゲートの
グ(形蛤を用いることができる。
b)に示すように単一のNチキンネルあるいはPチャン
ネルのFET i用いるもの、同図(、)に示すように
一対のNチャンネルおよびPチャンネルOFF;T I
組み合ぜたF9rrjl’l l・ランスミッションケ
゛−ト、同図(d)に示すようにNチャンネルFaTo
2+を板K ilj、ii、圧v 、V ノ中間
ノiH,圧DD 118 vl、を印加し、PブヤンネルF’ETの基板に゛屯源
亀H:VDX、を印加したトランスミッションゲートの
グ(形蛤を用いることができる。
〔そF、、(す」のうンノl−!I’]」−ノ、土のよ
うに216発明によj’1. t;J:入力信号と淋準
1:1.圧の比1IIX結果をシis !’j;的に出
力することができるので入力信号の周波4食&、j J
t R?’< [i」回路のクロック周波数のA以下に
制限式)1ず、入力信号の周波袈弓うよりυ1い場合に
も比較結味を得ることができる。?iな寄生容ルによる
々ロック漏れ、スイッチのオン■(抗による入カイ目号
の伝達遅れ等の:iΔ゛・)獲現象に幻してこの過渡現
fbjによる異常出力が消勢し7た後に比較結果を出力
し、影響を受けないようにできる。
うに216発明によj’1. t;J:入力信号と淋準
1:1.圧の比1IIX結果をシis !’j;的に出
力することができるので入力信号の周波4食&、j J
t R?’< [i」回路のクロック周波数のA以下に
制限式)1ず、入力信号の周波袈弓うよりυ1い場合に
も比較結味を得ることができる。?iな寄生容ルによる
々ロック漏れ、スイッチのオン■(抗による入カイ目号
の伝達遅れ等の:iΔ゛・)獲現象に幻してこの過渡現
fbjによる異常出力が消勢し7た後に比較結果を出力
し、影響を受けないようにできる。
第1図は従来のチョッパ型コンパレータの一例を示すブ
ロック図、第2M1J第1Mに示すテコツバ型コンパレ
ータの動作を鰭;明する波形図、第3図は本発明の一実
施例を示すブロック図、第4図は釦、3図に示す実施例
の動作を示す波形図、第5図乃至第7図は本発明のチョ
ッパ型コンパレータの各別の他の実施例を示す図、第8
図(、)〜(d)は反転増幅器の各別の一例を九す図、
第9図(a)〜(d)はスイッチの各別の一例を示す図
である。 1ノ・・・第1の入力端子(vref)、ノ2・・・第
2の入力端子(vln)、13 、14 、 J 5
、16121.22.23.24・・・スイッチ、17
.113・・・コンデンサ、25・・・出力端子、1θ
l 、 102・・・チョッパ型コンパレータ。 出願人代理人 弁理士 鈴 江 武 彦第2rV7+ 第3図 第4図 第5図 昭和 年 月 日 特許庁長官 若 杉 和 夫 殿 1、事件の表示 %軸間57−133560号 2 発明の名称 差電圧増幅回路 :(−)+Ii +Eをする名 事件との関係 特許出頼人 (307) 東京芝浦電気株式会社 11、代理人 7、補正の内容 (1) 特許請求の範囲を別紙の通り訂正する。 (2) 明細書第10頁第17行目(二「のサンプリ
ング値」とあるを「と基準電圧Vref との比較結
果」と訂正する。 (3) 同書第11頁第1行目ににングリング値」と
あるを「出力信号」と訂正する。 (4) 同書第11員第19行目C二「サンシリング
値」とあるを「比較結果信号」と訂正する。 (5) 同書第12頁第7行目に「サンプリング値」
とあるな「比較結果信号」と訂正する。 2、特許請求の範囲 (1) 入力電圧信号を容量で受けて増幅出力する第
1.第2の容量結合形増幅手段と基準電圧信号と入力電
圧信号を交互に選択して上記第1、第2の容量結合形増
幅手段(=それぞれ伝達印加する第1、第2の人力選択
手段と上記第1、第2の容箱結合形増幅手段の一方の増
幅出力信号を選択する出力選択手段とを具備し、上記第
1と第2の容量結合形増幅手段はそれぞれ時間的(=区
別される動作点′電圧を自己設定するオートゼロ期間と
入力電圧を増幅する信号増幅期間とを有し上記第1と第
2の容1結合形増幅手0段のそれぞれのオートゼロ期間
は時間的C二重なることはなく、上記第1と第2の入力
選択手段は伝達印加される第1と第2の容量結合形増幅
手段のそれぞれの1−ドゼロ期間(二対窓して基準電圧
信号を選択し、信号増幅期間C二対窓して入力電圧信号
を選択し、上記出力選択手段は上記第1.第2の容凱結
合形増幅手段がそれぞれ信号増幅期間である時のそれぞ
れの増幅出力信号を選択し出力することによって上記基
準電圧信号と入力電圧信号の差電圧信号を時間的に連続
して増幅出力する差電圧増幅回路。 (2) 特許請求の範囲第1項記載のもの(=おいて
、増幅手段にMO8型素子を用いたことを特徴とする差
電圧増幅回路。 (3) 特許請求の範囲第2項記載のものi二おいて
、増幅手段は反転増幅器からなり人・出力間(二相3番
目のスイッチを介挿して動作点電圧発生手段を構成した
ことを特徴とする差電圧増幅回路。
ロック図、第2M1J第1Mに示すテコツバ型コンパレ
ータの動作を鰭;明する波形図、第3図は本発明の一実
施例を示すブロック図、第4図は釦、3図に示す実施例
の動作を示す波形図、第5図乃至第7図は本発明のチョ
ッパ型コンパレータの各別の他の実施例を示す図、第8
図(、)〜(d)は反転増幅器の各別の一例を九す図、
第9図(a)〜(d)はスイッチの各別の一例を示す図
である。 1ノ・・・第1の入力端子(vref)、ノ2・・・第
2の入力端子(vln)、13 、14 、 J 5
、16121.22.23.24・・・スイッチ、17
.113・・・コンデンサ、25・・・出力端子、1θ
l 、 102・・・チョッパ型コンパレータ。 出願人代理人 弁理士 鈴 江 武 彦第2rV7+ 第3図 第4図 第5図 昭和 年 月 日 特許庁長官 若 杉 和 夫 殿 1、事件の表示 %軸間57−133560号 2 発明の名称 差電圧増幅回路 :(−)+Ii +Eをする名 事件との関係 特許出頼人 (307) 東京芝浦電気株式会社 11、代理人 7、補正の内容 (1) 特許請求の範囲を別紙の通り訂正する。 (2) 明細書第10頁第17行目(二「のサンプリ
ング値」とあるを「と基準電圧Vref との比較結
果」と訂正する。 (3) 同書第11頁第1行目ににングリング値」と
あるを「出力信号」と訂正する。 (4) 同書第11員第19行目C二「サンシリング
値」とあるを「比較結果信号」と訂正する。 (5) 同書第12頁第7行目に「サンプリング値」
とあるな「比較結果信号」と訂正する。 2、特許請求の範囲 (1) 入力電圧信号を容量で受けて増幅出力する第
1.第2の容量結合形増幅手段と基準電圧信号と入力電
圧信号を交互に選択して上記第1、第2の容量結合形増
幅手段(=それぞれ伝達印加する第1、第2の人力選択
手段と上記第1、第2の容箱結合形増幅手段の一方の増
幅出力信号を選択する出力選択手段とを具備し、上記第
1と第2の容量結合形増幅手段はそれぞれ時間的(=区
別される動作点′電圧を自己設定するオートゼロ期間と
入力電圧を増幅する信号増幅期間とを有し上記第1と第
2の容1結合形増幅手0段のそれぞれのオートゼロ期間
は時間的C二重なることはなく、上記第1と第2の入力
選択手段は伝達印加される第1と第2の容量結合形増幅
手段のそれぞれの1−ドゼロ期間(二対窓して基準電圧
信号を選択し、信号増幅期間C二対窓して入力電圧信号
を選択し、上記出力選択手段は上記第1.第2の容凱結
合形増幅手段がそれぞれ信号増幅期間である時のそれぞ
れの増幅出力信号を選択し出力することによって上記基
準電圧信号と入力電圧信号の差電圧信号を時間的に連続
して増幅出力する差電圧増幅回路。 (2) 特許請求の範囲第1項記載のもの(=おいて
、増幅手段にMO8型素子を用いたことを特徴とする差
電圧増幅回路。 (3) 特許請求の範囲第2項記載のものi二おいて
、増幅手段は反転増幅器からなり人・出力間(二相3番
目のスイッチを介挿して動作点電圧発生手段を構成した
ことを特徴とする差電圧増幅回路。
Claims (1)
- 【特許請求の範囲】 (1) 入カ′ル5圧信号を容量で受りて増幅出力す
る第11εB2の容が一結合形増幅手段と基準電圧イ、
1号と入力′市圧個号を交互に選択して上記第1、第2
の容量結合形増幅手段にぞh(1′九伝達印加するyA
l、第2の入力選択手段と上記第11第2の芥知結合形
増幅手段の一方の増幅出力信号を選択する出力選択手段
とを具ψttt L 、上記第1と第2の容11結合形
増幅手段はそ)1.ぞh時間的に区別さiする動作点電
圧を自己設定するメートゼロ期間と入力′11.圧を増
幅する信号増幅期間とを崩し上記第1と第2の容鰯結合
形増幅手段のそれぞノアのバイアス設定期間Jd時間的
に重なるこ゛とはなく、上記第1と第2の人力選択手段
は伝達印加ざiする第1と第2の客月結合型層幅手段の
そIrそれのバイアス設定期間に対応して基準電圧信号
を選択し、信号増幅期間に対応して入力電圧信号を選択
し、上記出力選択手段は上記第1、第2の容邦結合形増
幅手段がそれぞれ(g号増幅期間である時のそれぞれの
増幅出力信号を選択し出力することによって上記基準電
圧信号と入力電圧信号の差電圧信号を時間的に連続して
増幅出力する差電圧増幅回路。 (2、特許請求の範囲第1項記載のものにおいて、増幅
手段にMO8型素子を用いたことを特徴とする差電圧増
幅回路。 (3)%許請求の範囲第2項記載のものにおいて、増幅
手段は反転増幅器からなり人・出力間に第3番目のスイ
ッチを介挿して動作点電圧発生手段を構成したことを特
徴とする差電圧増幅回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57133560A JPS5923907A (ja) | 1982-07-30 | 1982-07-30 | 差電圧増幅回路 |
EP83107285A EP0101571B1 (en) | 1982-07-30 | 1983-07-25 | Differential voltage amplifier |
DE8383107285T DE3369615D1 (en) | 1982-07-30 | 1983-07-25 | Differential voltage amplifier |
US06/518,443 US4539551A (en) | 1982-07-30 | 1983-07-29 | Differential voltage amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57133560A JPS5923907A (ja) | 1982-07-30 | 1982-07-30 | 差電圧増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5923907A true JPS5923907A (ja) | 1984-02-07 |
JPH0116052B2 JPH0116052B2 (ja) | 1989-03-22 |
Family
ID=15107654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57133560A Granted JPS5923907A (ja) | 1982-07-30 | 1982-07-30 | 差電圧増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5923907A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5487152A (en) * | 1977-12-19 | 1979-07-11 | Intersil Inc | Active analog processing system |
JPS55135418A (en) * | 1979-04-10 | 1980-10-22 | Sharp Corp | Comparator circuit |
JPS56141617A (en) * | 1980-04-08 | 1981-11-05 | Mitsubishi Electric Corp | Comparator circuit |
-
1982
- 1982-07-30 JP JP57133560A patent/JPS5923907A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5487152A (en) * | 1977-12-19 | 1979-07-11 | Intersil Inc | Active analog processing system |
JPS55135418A (en) * | 1979-04-10 | 1980-10-22 | Sharp Corp | Comparator circuit |
JPS56141617A (en) * | 1980-04-08 | 1981-11-05 | Mitsubishi Electric Corp | Comparator circuit |
Also Published As
Publication number | Publication date |
---|---|
JPH0116052B2 (ja) | 1989-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9473088B2 (en) | Signal processing circuit, resolver digital converter, and multipath nested mirror amplifier | |
JP4422408B2 (ja) | 負荷容量によって分割された相互コンダクタンスの一定値を維持するためのバイアス回路 | |
JP3337669B2 (ja) | 半導体集積回路 | |
JP2007159087A (ja) | サンプルホールド回路およびマルチプライングd/aコンバータ | |
US7656231B2 (en) | High bandwidth apparatus and method for generating differential signals | |
JPH09130169A (ja) | 単終端入力を差動出力信号に変換するためのコンバータ、入力により差動出力信号を発生する方法、および差動入力電圧を単終端出力電圧に変換するためのコンバータ | |
JPS59126319A (ja) | チヨツパ形コンパレ−タ | |
JP3486072B2 (ja) | 可変利得増幅器 | |
CN116232331A (zh) | 一种应用于高精度Sigma-Delta ADC的带动态误差消除积分器 | |
KR101106424B1 (ko) | 차동 증폭기, 2단 증폭기, 및 아날로그/ 디지털 변환기 | |
JP3424549B2 (ja) | スイッチトキャパシタ回路 | |
JP2011166278A (ja) | 差動増幅回路、2段増幅回路およびそれらを用いたa/d変換回路 | |
JPS5923907A (ja) | 差電圧増幅回路 | |
JP4391502B2 (ja) | 差動増幅器、2段増幅器及びアナログ/ディジタル変換器 | |
JPS59104827A (ja) | アナログ−デジタル変換用集積回路 | |
JP2002198755A (ja) | 可変利得増幅回路 | |
EP1173923B1 (en) | Differential pair provided with degeneration means for degenerating a transconductance of the differential pair | |
JP2004222018A (ja) | スイッチトキャパシタ増幅回路 | |
JP2006254419A (ja) | 差動増幅器、2段増幅器、及びアナログ/ディジタル変換器 | |
JPH11214963A (ja) | チョッパ型コンパレータ | |
JP2007243638A (ja) | 増幅回路及びそれを用いた高利得モジュール | |
JP2001211065A (ja) | レベルシフト回路 | |
JPH0363848B2 (ja) | ||
JP3412566B2 (ja) | オフセット電圧検出回路 | |
JPS59231907A (ja) | 差動増幅回路 |