JPS5923331A - コンピユ−タ−フラツシユ制御用回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一定量の電流が供給され、かつそこからフラ
ッシュ過程を終了させる電気的な量が導出される、コン
ビューターフラノシュ制御用回路に関する。

反射光が測定され、この光測定からある量が導出され、
この量を用いてフラツ／ユ過程が自動的に、または調節
可能に終了させられるコンピューターフラソ／ユ制御が
公知である。

本発明の課題は、多数の動作機能を満たすことができ、
かつ可能な限り最小の電力消費の簡単な電圧給電装置を
有する、コンビューターフラノンユ制御用の集積可能な
回路を提供することである。従って例えば、種々の絞り
またはフィルム感光度を調節し、または、手動操作また
は一定に調節可能な７ラソシユ時間を有する操作へ切換
えられるという可能性がある。

この課題は前述した種類の回路において本発明により次
のようにして解決される。即ち回路がコンノξレータヲ
有シ、このコンパレータの入力側に、供給された電流か
ら派生された電圧が供給され、コン・ξレータのもう一
方の入力側に調節可能な基準電圧が供給され、コンパレ
ータの出力側に、コンノミレータの切換過程により操作
されるスイッチ区間が接続されている。

前述の、コン・ξレータ出力側により操作されるスイッ
チ区間を介してフラッシュ過程は、例えばフラッシュ用
電源からの電流導出により、まだはフラッシュ用電源と
フラノツユランプとの間の電流の流れを遮断することに
より終了される。前述の一定量の電流は選択可能な固定
抵抗を用いて固定フラッフ１時間の調節のために決めら
れる。供給される電流が光電受光器において発生され、
その際この電流が反射されたフラッシュ光の尺度である
場合、自動的なフラッシュ制御が行なわれる。

コノピユータ−フラッシュｆｌｉｌｌ　御装ａ　ｔｄ　
力Ｌ／ントミラー増幅器の形の定電流源を有し、この定
電流源の出力回路がボテン／ヨメータを有すると有利で
ある。このボテン／ヨメータにおいて基準電圧がカレッ
トミラー増幅器の調節可能な出力電圧に依存して発生ず
る。前述の電流を調節するために特にカレントミラー増
幅器の入力回路における別のポテノノヨノータが役立つ
。

反射されたフラッシュ光を受光するために特にホトタイ
オードを用いると有利であり、このホトタイオードのダ
イオード電流は後置接続されている電流増幅器を用いて
増幅された形でコンデンサの充電のために用いられる。

コンデンサ電圧は同時にコン・ξレータ入力側に加わる
。ホト電流を増幅する電流増幅器もカレントミラー増幅
器として構成されていると有利である・コンピューター
フラッ７ユ回路は電力消費を減少させるために有利な形
態では、コンノミレータ、電流増幅器および電源に対し
て安定内部給電電圧を発生させるだめに所謂スタンパイ
ーユニットを有している。このユニットはフラッシュ・
ξルスのトリガの際初めて付勢され、一方連続するフラ
ッシュ過程の間の期間、同じユニットにより、ホト電流
により前もって充電されたコンデンサの確実な放電が保
証される。

実施例の説明 本発明の実施例につき以下に図を用いて詳しく説明する
。

第１図はコンピューターフラッシュ制御用の集積回路Ｃ
Ｂのブロック回路図を示す。電圧給電は高抵抗の抵抗Ｒ
Ｖを介してフラッシュ用電源例えば電池（Ｂ１１ｔ、ｚ
ｅｌｋｏ　）から直接性なわれる。内部ツェナダイオー
ドＺ１は例えば１００μＡの給電電流の際給電電圧ＵＳ
を例えば１７８■に安定化する。ツェナダイオードＺ１
は実際には個別のツェナダイオードとダイオードとの直
列回路から構成され、これらのツェナダイオードとダイ
オードは順方向において駆動され、その際ダイオードの
数は、所望の給電電圧Ｕ８が回路点８で調節されるよう
に選ばれる。前置抵抗ＲＶに接続されている、充電され
ているコンデンサＣＶは、能動動作の間に回路ＣＢに給
電する。電流の消費を低減するプζめにスタンバイ動作
中に内部電圧給電は点Ａで遮断される。

同時に、出力点４に接続されている積分−コンデンサＣ
１は充電されず、その結果外部光が妨害作用を及ぼさな
いようになっている。フラッシュ装置の投入接続の際回
路ＣＢは不足電圧検出回路ＵＦ；を介してスタンバイ動
作に切換えられる。これはセントおよびリセット可能な
メモリセルＦ　Ｆを用いて行なわオＬ１　このメモリセ
ルは入力端１２に生じるフラッシュ・？ルスでセットさ
れ、それによって内部給電電圧を発生させるために、接
続されたメタン・ぐイーユニットの作動が開始される。

回路の入力側２に生じる始動・ξルスはフラッシュがト
リがさＪ上る際に発生され、正の電圧跳躍的変化として
入力端２に発生する。

外部給電電圧がコンデンサＣＶの放電の後フラッシュ過
程の中断の際に減少して一定の電圧値を下回る場合、不
足電圧−検出回路ＵＥはメモリセルＦＦをリセットし、
それによってスタン・ζイー回路が内部給電電圧の遮断
を開始してコンデンサＣ１は放電される。

フラッシュ過程中の反射光は回路ＣＢの接続点３におけ
るホト受光器ＦＤに受光される。このホト受光器はホト
ダイオード、ホト］・ランジスタまたは光抵抗でよい。

ホトダイオードにおいて光に比例する電流が発生され、
この電流は電流増幅器Ｖにより増幅され、この増幅され
た形でコンデンサＣ１を充電する。コンデンサＣＩに発
生する積分電圧はコン・？レータにの十入力側に与えら
れる。コンパレータにの一入力端には基準電圧が発生し
、この基準電圧はポテンショメータＲおよびＲＡＢによ
り回路接続点５ＥＦ 、６において決定される。調整抵抗ＲＡＢは第１図にＱ
で示されているカレントミラー増幅器の入力回路にあり
、抵抗ＲＲＦ、Ｆはカレントミラー増幅器の出力回路に
ある。接続点６における調整抵抗ＲＡＢを用いて、接続
点５から流れ出る電流は所定の値に調節される。この所
定の電流と基準抵抗部。９、の大きさとから調節可能な
基準電圧が生じる。この基準電圧は例えば抵抗Ｒ工Ｆの
変化により０．２Ｖ〜１０５Ｖの範囲で調節され、それ
によって動作絞りが変化される。

コンーξレータ出力側は出力側トランジスタＴに接続さ
れており、このトランジスタは電流ノξルスを供給し、
この電流・？ルスによって例えば後置接続されている消
弧サイリスタＴｈｙが点弧される。この点弧されたサイ
リスタ区間を用いてフラノ／一過程は既述のように終了
する。トランジスタ゛工゛の導通時相において給電コン
デンサＣ１，７は１＠、速に放電し、その結果不足電圧
−検出回路ＵＥが応答し、集積回路をメモリ素子ＦＦの
リセットの後に内部給電電圧の遮断されているスタンバ
イ−動作にする。スタンバイ−回路を介してコンデンサ
Ｃ１が放電し、次のフラッ／ユパルスが発生するまで放
電状態に保たれる。

給ｔコンデンサＣｖはツェナダイオード区間Ｚ１により
決められた給電電圧に再び充電される。

動作絞りは蓄積コンデンサ、Ｃ１の変化または基準抵抗
Ｒヤっの変化により調節できる。第２図は基準抵抗の変
化により多数の動作絞りを調節するだめの回路を示す。

その際基準抵抗ＲＲＥＦは固定抵抗Ｒ１〜Ｒ６に置換え
られており、その都度１つの抵抗がスイッチＳを介して
集積回路ＣＢの接続点５に接続される。その際ある動作
絞りに相応する固定抵抗はその都度先行の動作絞りに相
応する抵抗の２倍の大きさである。

接続黒牛がコンデンサＣ１および抵抗ＲＸの橋絡により
アースに接地される場合、手動操作が可能である。これ
によってコン・々レータが阻止され、フラツノユはもは
や遮断されない。第２図の示された実施例の際、０．２
〜６．４Ｖの電圧範囲がコン・し−夕の入力端で基準電
圧として利用できると、最高で６つの動作絞りを調節で
きる。これより小さい基準電圧の設定調節はＳＮ比があ
まりにわずかなだめに困難である。

接続点３におけるホトダイオードＦＤを固定抵抗で置き
換えると、積分コンデンサＣ１は定電流で充電される。

これによって固定のフラッフユ時間が調節設定される。

第３図には６つの動作絞りの調節可能性と６つの積分コ
ンデンサ、１６のｌ）　Ｉ　Ｎ−フィルム感光度段およ
び工６のプロダラミノグ抵抗を有する回路が示されてい
る。積分コンデンサＣ／１〜Ｃ′６のうち、その都度選
択された動作絞りに従って１つのコンデンサがスイッチ
Ｓ１を介して集積回路ＣＢの端子４に接続される。フィ
ルム感光度はスイッチＳ２によって選択され、このスイ
ッチを介して、その都度のフィルム感光度に相応する抵
抗Ｒ７〜Ｒ２２のうちの１つがその都度集積回路ＣＢの
接続点５に接続される。

集積回路ＣＢの内部構造は第４図に示されている。外部
給電電圧は、既述のように、ツェナダイオード区間Ｚ１
を用いて一定の値、例えば１７、δ■に接続点８におい
て安定化される。トランジスタ゛１゛１およびＴ２から
成るカレントミラー増幅器はツェナダイオードＺ２、抵
抗　Ｒ２３、Ｒ２４およびトランジスタＴ５と供に不足
電圧検出回路を構成する。

その際、どれ程の不足電圧の際に回路が応答するか、マ
ルチコレクタトランジスタＴ　のコレクタ分岐における
ツェナダイオードＺ２により決められる。例えば接続点
８において電圧値が１２Ｖ以上の際、抵抗２４において
トランジスタＴ５を導通制御する電圧が低下し、その結
果後置接続されているトランジスタＴ４が阻止され続け
、トランジスタＴ６．Ｔ５および抵抗Ｒ２６，Ｒ２７か
ら成るメモリクリップフロップはセットされた状態に留
まることができる。それに対してツェナダイオードＺ２
によって決められた電圧値を下回ると、抵抗Ｒ２４にお
いて電圧は降下し、この電圧はもはやトランジスタＴ６
の導通制御には十分ではない。この場合トランジスタＴ
３が阻止され、トランジスタＴ４はトランジスタＴ２か
ら得られるコレクタ電流を介して導通制御されるので、
メモリクリップフロップのリセットが行なわれる。とい
うのはトランジスタＴ５のベース電極が導通されたトラ
ンジスタ゛Ｆ４を介して基準電位をとるからである。

トランジスタＴ５に電流が流れていない場合、トランジ
スタＴ６ももはや十分なベース電流は流れず、その結果
メモリセルにより形成されている２つの電流路は遮断さ
ノ１５、メモリクリップフロップの出力点Ｃにおいて電
流は取出されない。従って出力点Ｃに接続されているト
ランジスタ”Ｎは遮断され、その結果マルチコレクタト
ランジスタ゛１゛２のコレクタからの、電流分岐の電流
は、前置抵抗Ｒ３５１Ｒ３７ｉ　、Ｒ３７を介して後置
接続されているトランジスタＴ８．Ｔ１ｏ、Ｔ３５を導
通させる。それによってトランジスタＴ。

における入力端電位は実際には基準電位に低下するので
、ツェナダイオードＺ３には電流は流れ゛ないままであ
る。スタンバイ−回路の出力端子Ａを同時に形成するト
ランジスタ′Ｐ９のエミッタも導通トラ、／）スタＴ、
。を介して基準電位をとるので、内部給電電圧が遮断さ
れる。接続黒牛にある、場合によって電荷を蓄えている
コンデンサはトランジスタＴ２１のダイオード区間を介
して急速に放電される。

接続点８における給電電圧はこの接続点に接続されてい
るコンデンサの充電により再び設定値に達し、トランジ
スタＴ３が導通接続されてトランジスタＴ４が阻止され
るが、このことはメモリクリップフロップの安定メモリ
状態で差当り何も変化させない。というのはメモリクリ
ップフロップのセットのためには回路接続点２において
、フラッシュ開始の際に得られる、正のノξルスが必要
だからである。

接続点２にまずトランジスタＴ１４が接続され、このト
ランジスタは負の電圧に対して保護ダイオードを形成す
る。負の電圧はダイオードとして接続されているトラン
ジスタＴ１４を介して導かれる。抵抗Ｒ５ｏを介して接
続点２にソエナダダイオードとして作用するトランジス
タＴ１５が接続されており、このトランジスタは電圧を
一定の値に制限し、従って過電圧保護器として働く。こ
の制限された電圧はそれから分圧器Ｒ５１゜Ｒ５２を介
してトランジスタＴ１６のベース端子に供給され、この
トランジスタは導通制御され、その結果コンデンサｃ６
を逆方向に充電することができ、この逆充電の時相の間
短時間ベース電流がトランジスタ゛Ｆ１８を導通させる
。同様にコンデンサＣ３に接続されているトランジスタ
Ｔ１７はツェナダイオードとして作用し、コンデンサに
おける電圧を、コンデンサがトランジスタＴ１６の阻止
状態においてとる最大値に制限する。トランジスタＴ１
８が導通することによりメモリクリップフロップにおい
て、トランジスタ′ｒ５のベース電極はトリがパルスを
受取り、このトリガパルスはトランジスタＴ４の阻止に
基づいてその阻止と等しい時間有効になり、トランジス
タ′ｒ５を導通させる。抵抗Ｒ２６における電圧降下に
よりトランジスタ′工゛６も導通し、その結果メモリフ
リップフロップの出力点Ｃにおいて電流を取出すことが
できる。メモリフリップフロップは従って安定にセット
され、トランジスタＴ１１およびＴ１２を導通させる電
流が流れる。従って勿論トランジスタＴ８　、Ｔｌｏお
よびＴ３．はもはや十分な制御電流を受取らず、阻止さ
れる。接続点８における電流給電コンデンサから引き続
き抵抗Ｒ４ｏとトランジスタＴ７を介して電流が流れ、
その結果ツェナダイオード区間Ｚ６において電圧を形成
できる。この電圧は接続点Ａにおいてイースエミソタ電
圧の分だけ低減されて現われ、羊の結果内部給電電圧を
他の回路部分のために使用できる。ツェナダイオード区
間Ｚ３を介する電流の流れは、トランジスタＴ１２およ
びＴ１３がメモリフリップフロップの出力電流に基づい
て導通し、その結果抵抗Ｒ４１において生じる電圧降下
がトラン、ジスタＴ　の導通制御に十分であることによ
って可能になる。

フラッシュ開始でもって回路の接続点Ａにおいて内部給
電電圧が使用できるので、電源。。

Ｑ２．Ｑ３ツＱ４ＩＱ５およびＱ６はこの電源の特殊な
構造によりその都度制限される出力電流を送出できる。

同じことがトランジスタＴ１９とＴ２ｏ、またはＴ５２
とＴ５３から成るカレントミラー増幅器にも当てはまる
。

集積回路の接続点３にホト受光器が接続されている。こ
のホト受光器において反射光に相応する電流がトランジ
スタＴ　のコレクタに入力０ 電流として流れる。このトランジスタはカレントミラー
増幅器として構成されているので、トランジスタ１゛２
ｏの出力コレクタを介して出力電流が、接続点４に接続
されているコンデンサｃ１に流れる。トランジスタ゛Ｆ
２０の種々のコレクタ　　　゛の面積を相応して設刷す
ることにより、例えば電流増幅率が３５に調節される。

従ってトランジスタＴ２５のベース電極においてコンデ
ンサ命圧が形成され、このコンデンサ電圧は基準電圧と
比較される。基準電圧はトランジスタＴ３２゜Ｔ３３お
よび抵抗から成るカレントミラー増幅器を用いて接続点
５，６で所定の値に調節される。

基準電圧はトランジスタ′Ｆ２８のベース端子に加わる
。

基準電圧がトランジスタＴ２３のベース端子ニおける電
圧より高い限り、電源Ｑ３により予め与えられた電流が
トランジスタ”２５を介して流れる。トランジスタＴ２
６ｕ１５１ｆｌ止されているので、トランジスタＴ３０
およびＴ２．にもベース電流は流れない。従って両トラ
ンジスタＴ２２．Ｔ３ｏは同様に阻止されているので、
トランジスタＴ２５を流れる電流はトランジスタＴ３４
のベース電極に達し、このトランジスタを導通させる。

電源Ｑ６により供給される電流は、トランジスタＴ５５
が阻止されているのでトランジスタＴ３４を介して流れ
る。

接続点４におけるコンデンサの電圧がトランジスタＴ２
８のベース端子における基準電圧を上回る場合、コンノ
ミレータのトランジスタＴ２６が導通状態になりトラン
、ジスタＴ２９およびＴ３０を導通させる。従って出力
ゲートのトランジスタＴ５４にはもはやベース電流は流
れず、その結果このトランジスタは遮断し、電源Ｑ６に
より供給された電流は出力トランジスタＴ３６に達し、
このトランジスタを導通させる。出力トランジスタは、
トランジスタＴ５６１Ｔ３７１Ｔ３Ｂを有し、およびそ
れぞれに対してベース漏れ抵抗Ｒ４５゜Ｒ４６ＩＲ４７
を有するダーリントントランジスタとして構成されてお
り、その結果すべてのこれらのトランジスタはトランジ
スタＴ　−Ｔ２８か３ ら成るコンパレータの出力信号に基づいて導通制御され
る。導通制御された出力段は、閃光電球に電流を流れな
くし、その結果フラツ／ユ過程は中断される。同時に回
路の接続点８にあるコンデンサＣ１，がトランジスタＴ
３６〜Ｔ３８を介して急速に放電されるので、前述のよ
うにして不足電圧検出装置が応答し、トランジスタＴ５
゜ｊ゛６を有するメモリフリップフロップが電流の流れ
ない状態にリセットされる。それによって内部給電電圧
は回路点Ａにおいて再び遮断され、接続黒牛におけるコ
ンデンサはトランジスタＴ２１のダイオード区間を介し
て基準電圧まで放電する０ 小さい基準電圧の際接続点４におけるコンデンサは、フ
ラッシュ過程を終了させるだめに、わずかな電圧値に充
電される。このような場合にはトランジスタＴ２５のベ
ース電極における寄生トランジスタ容量により、内部給
電電圧の形成の後直ちにこのわずかな電圧は降下し、従
ってフラッシュは全く起こらない。これを回避するだめ
に、内部給電電圧の電圧上昇の際に充電されるコンデン
サＣ２が設けられている。短く選択された充電時間の間
コンデンサＣ２に接続されているトランジスタＴ２２は
導通しており、従ってトランジスタＴ２５のベース接続
点は確実に基準電位に保たれる。コンデンサＣ２の充電
の後に初めてトランジスタＴ２２は遮断され、回路の接
続点４に接続されているコンデンサＣ工は電流増幅器Ｔ
２ｏの出力電流により充電される。

コンデンサＣ２および抵抗Ｒ４３の回路定数の設定によ
りこの切換時相は、フラッシュ過程の際に重要でないよ
うに短く選択される。この方法によυ、非常に短く調節
設定したフラッフ１時間の際にもとにかく７ラツンユが
起こることが確実になる。

トランジスタＴ２３〜Ｔ２８から成るコン・ξレータは
前置回路段を有する差動増幅器の一種として構成されて
いる。トランジスタＴ３４およびＴ５゜は出力ゲートを
形成し、この出力ゲートを介してコン・ξレータの出力
電圧が取出されてトラン、ジスクＴ　　−’１１”、８
から成る終段に供給される。

６ 電源Ｑ１〜Ｑ６は同様に一般的な形式と方法でカレント
ミラー増幅器の形で形成されていると有利である。個々
の回路部分の相互の接続は、記述されないが、第４図か
ら明らかである。この図からはまた、どのトランジスタ
がＰＮＰ−導電型であり、どのトランジスタが＋４　ｐ
　ｌ＜−導電型であるかも明らかである。

【図面の簡単な説明】

第１図は集積回路に接続するために設けられている外部
接続点および構成回路素子を有する、本発明による集積
半導体回路のブロック回路図、第２図は種々の動作絞り
を調節するだめの集積回路の外部配線の回路略図、第３
図は種々の動作絞りおよびフィルム感光度が調節可能な
外部配線の回路略図、および第４図は集積回路の詳細な
回路図を示す。

Claims (1)

1. 【特許請求の範囲】 １一定の大きさの電流が供給され、かつそこからフラッ
   シュ過程を終了させる電気的な量が導出されるコンピュ
   ーターフラッシュ制御回路において、回路がコンパレー
   タ（Ｋ）を有し、該コンパレータの１つの入力側（＋）
   に、供給された電流から派生される電圧が供給され、一
   方コンパレータ（Ｋ）の他方の入力側（−）に調節可能
   な基準電圧が供給され、コン・ξレータの出力側にコン
   ・ξレータの切換過程により操作されるスイッチ区間（
   Ｔ。 Ｔｈｙ　）が接続されていることを特徴とするコンピュ
   ーターフラッシュ制御用回路。 ２、　反射されたフラッシュ光を受光する光電受光器を
   用いて電流が回路に供給される特許請求の範囲第１項記
   載のコンピューターフラッシュ制御用回路。 ３、固定フラッシュ時間を調節するための固定抵抗を用
   いて電流が決められる特許請求の範囲第１項記載のコン
   ピューターフラッシュ制御回路。