JPH036894Y2 - - Google Patents
Info
- Publication number
- JPH036894Y2 JPH036894Y2 JP1981188917U JP18891781U JPH036894Y2 JP H036894 Y2 JPH036894 Y2 JP H036894Y2 JP 1981188917 U JP1981188917 U JP 1981188917U JP 18891781 U JP18891781 U JP 18891781U JP H036894 Y2 JPH036894 Y2 JP H036894Y2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- input terminal
- inverting input
- terminal
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 26
- 230000006835 compression Effects 0.000 claims description 24
- 238000007906 compression Methods 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 21
- 238000005375 photometry Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Exposure Control For Cameras (AREA)
- Indication In Cameras, And Counting Of Exposures (AREA)
Description
【考案の詳細な説明】
本考案は、カメラの測光装置、詳しくは、測光
用光電変換素子を用い、カメラの露出表示用対数
圧縮信号と露出制御用積分信号とを得るカメラの
測光装置に関する。
用光電変換素子を用い、カメラの露出表示用対数
圧縮信号と露出制御用積分信号とを得るカメラの
測光装置に関する。
従来、この種の測光装置として、第1図に示す
ように構成された装置が提案されている(特開昭
54−48235号)。この測光装置は、演算増幅器1の
反転入力端子と基準電圧VREFが印加される非反
転入力端子との間にフオトダイオード等の測光
用光電変換素子2が接続され、演算増幅器1の出
力端子には、シヤツターの先幕の走行に同期して
接点端子aから接点端子bに接続を切換えるタイ
ミングスイツチ3の接点端子cが接続されてい
る。演算増幅器1の反転入力端子と上記接点端
子aとの間に対数圧縮用ダイオード4が接続さ
れ、反転入力端子と上記接点端子bとの間に積
分用コンデンサー5が接続され、また演算増幅器
1の非反転入力端子と上記接点端子a,b間に
は、それぞれ抵抗6,7が接続されている。
ように構成された装置が提案されている(特開昭
54−48235号)。この測光装置は、演算増幅器1の
反転入力端子と基準電圧VREFが印加される非反
転入力端子との間にフオトダイオード等の測光
用光電変換素子2が接続され、演算増幅器1の出
力端子には、シヤツターの先幕の走行に同期して
接点端子aから接点端子bに接続を切換えるタイ
ミングスイツチ3の接点端子cが接続されてい
る。演算増幅器1の反転入力端子と上記接点端
子aとの間に対数圧縮用ダイオード4が接続さ
れ、反転入力端子と上記接点端子bとの間に積
分用コンデンサー5が接続され、また演算増幅器
1の非反転入力端子と上記接点端子a,b間に
は、それぞれ抵抗6,7が接続されている。
上記のように構成されていることにより、上記
測光装置は上記測光用光電変換素子2に光電流が
流れると、接点端子aに接続した出力端子8にフ
アインダー表示系に導かれる露出表示用の対数圧
縮信号が導出され、またシヤツターレリーズによ
りシヤツター先幕の走行に同期して接点端子cが
接点端子bに切り換えられると、同接点端子bに
接続した出力端子9に露出制御用の積分信号が導
出されるようになつている。
測光装置は上記測光用光電変換素子2に光電流が
流れると、接点端子aに接続した出力端子8にフ
アインダー表示系に導かれる露出表示用の対数圧
縮信号が導出され、またシヤツターレリーズによ
りシヤツター先幕の走行に同期して接点端子cが
接点端子bに切り換えられると、同接点端子bに
接続した出力端子9に露出制御用の積分信号が導
出されるようになつている。
しかしながら、上記測光装置においては、メカ
ニカルなタイミングスイツチ3と外付けの積分用
コンデンサー5が用いられているため、IC化が
困難になつており、測光装置の小型化にもある程
度の限界があつた。また、上記のメカニカルなタ
イミングスイツチ3を用いた場合、同タイミング
スイツチ3はトランスフアスイツチであるので接
点端子cが接点端子aから接点端子bに接続を切
換える途中にいずれの接点端子にも接続しない離
間領域状態が存在するため、この時点で、演算増
幅器1に帰還がかからなくなる。すると、同時点
で演算増幅器1の出力が不定値になり、また積分
コンデンサ5の両端電圧も零ボルトに保たれなく
なるので、積分開始点がずれてしまうなど回路動
作が不安定な状態になつて積分動作が誤動作し積
分値に誤差を生じる。従つて、通常、これを補償
するために特別の工夫を必要としていた。さら
に、被写体光が暗くて、零バイアスに接続された
測光用光電変換素子2の光電流が微少になる場合
には、対数圧縮用ダイオード4の接合容量が問題
となり、同接合容量に光電流によつて電荷がチヤ
ージされるまでの時間がかかり、このため、電源
投入時より適正な対数圧縮出力が出るまでに数秒
の時間を要していた。従つて、この場合も、実際
の装置においては、特別の工夫をして上記時間を
短縮するようにしていた。
ニカルなタイミングスイツチ3と外付けの積分用
コンデンサー5が用いられているため、IC化が
困難になつており、測光装置の小型化にもある程
度の限界があつた。また、上記のメカニカルなタ
イミングスイツチ3を用いた場合、同タイミング
スイツチ3はトランスフアスイツチであるので接
点端子cが接点端子aから接点端子bに接続を切
換える途中にいずれの接点端子にも接続しない離
間領域状態が存在するため、この時点で、演算増
幅器1に帰還がかからなくなる。すると、同時点
で演算増幅器1の出力が不定値になり、また積分
コンデンサ5の両端電圧も零ボルトに保たれなく
なるので、積分開始点がずれてしまうなど回路動
作が不安定な状態になつて積分動作が誤動作し積
分値に誤差を生じる。従つて、通常、これを補償
するために特別の工夫を必要としていた。さら
に、被写体光が暗くて、零バイアスに接続された
測光用光電変換素子2の光電流が微少になる場合
には、対数圧縮用ダイオード4の接合容量が問題
となり、同接合容量に光電流によつて電荷がチヤ
ージされるまでの時間がかかり、このため、電源
投入時より適正な対数圧縮出力が出るまでに数秒
の時間を要していた。従つて、この場合も、実際
の装置においては、特別の工夫をして上記時間を
短縮するようにしていた。
本考案の目的は、上記の点に鑑み、2つの演算
増幅器によつて帰還ループ回路を形成し、第1の
演算増幅器の出力端子から半導体アナログスイツ
チと対数圧縮用ダイオードを通じて第2の演算増
幅器の非反転入力端子に基準電圧が印加されるよ
うにすると共に、第2の演算増幅器の入力端子に
光電流積分回路を形成するための測光用光電変換
素子と積分コンデンサとを接続したカメラの測光
装置を提供するにある。
増幅器によつて帰還ループ回路を形成し、第1の
演算増幅器の出力端子から半導体アナログスイツ
チと対数圧縮用ダイオードを通じて第2の演算増
幅器の非反転入力端子に基準電圧が印加されるよ
うにすると共に、第2の演算増幅器の入力端子に
光電流積分回路を形成するための測光用光電変換
素子と積分コンデンサとを接続したカメラの測光
装置を提供するにある。
以下、本考案を図示の実施例によつて説明す
る。
る。
第2図は、本考案の一実施例を示す測光装置の
電気回路図である。第1の演算増幅器11の非反
転入力端子は基準電圧VREFが印加される基準電
圧印加端子12に接続され、同演算増幅器11の
反転入力端子は第2の演算増幅器13の反転入
力端子と共に、第2の演算増幅器13の出力端
子に接続されている。第1の演算増幅器11の出
力端子には、半導体アナログスイツチ15を介し
て対数圧縮用ダイオード14のアノードが接続さ
れ、同ダイオード14のカソードは第2の演算増
幅器13の非反転入力端子に接続されている。
この半導体アナログスイツチ15は制御端子16
に印加されるトリガー信号によつて開閉制御され
るようになつている。即ち、トリガー信号は、シ
ヤツター先幕の走行に同期して“H”レベルから
“L”レベルに変化するものであり、このとき半
導体アナログスイツチ15がオンからオフに転ず
るようになつている。
電気回路図である。第1の演算増幅器11の非反
転入力端子は基準電圧VREFが印加される基準電
圧印加端子12に接続され、同演算増幅器11の
反転入力端子は第2の演算増幅器13の反転入
力端子と共に、第2の演算増幅器13の出力端
子に接続されている。第1の演算増幅器11の出
力端子には、半導体アナログスイツチ15を介し
て対数圧縮用ダイオード14のアノードが接続さ
れ、同ダイオード14のカソードは第2の演算増
幅器13の非反転入力端子に接続されている。
この半導体アナログスイツチ15は制御端子16
に印加されるトリガー信号によつて開閉制御され
るようになつている。即ち、トリガー信号は、シ
ヤツター先幕の走行に同期して“H”レベルから
“L”レベルに変化するものであり、このとき半
導体アナログスイツチ15がオンからオフに転ず
るようになつている。
第2の演算増幅器13の反転入力端子と非反
転入力端子との間には、フオトダイオード等の
測光用光電変換素子17がカソードを上記非反転
入力端子側に向けて接続されている。また、同
演算増幅器13の非反転入力端子と接地間には
積分コンデンサ20が接続されている。この積分
コンデンサ20と上記第2の演算増幅器13およ
び測光用光電変換素子17によつて光電流積分回
路21が形成されている。また、半導体アナログ
スイツチ15と対数圧縮用ダイオード14との接
続点は高い抵抗値の抵抗22を介して第2の演算
増幅器13の反転入力端子に接続されている。
この抵抗22は半導体アナログスイツチ15がオ
フになつたときに対数圧縮用ダイオード14にリ
ーク電流が流れるのを防止するためのものであ
る。そして、この半導体アナログスイツチ15と
対数圧縮用ダイオード14との接続点は表示信号
用出力端子18に接続され、第2の演算増幅器1
3の出力端子は制御信号用出力端子19に接続さ
れている。
転入力端子との間には、フオトダイオード等の
測光用光電変換素子17がカソードを上記非反転
入力端子側に向けて接続されている。また、同
演算増幅器13の非反転入力端子と接地間には
積分コンデンサ20が接続されている。この積分
コンデンサ20と上記第2の演算増幅器13およ
び測光用光電変換素子17によつて光電流積分回
路21が形成されている。また、半導体アナログ
スイツチ15と対数圧縮用ダイオード14との接
続点は高い抵抗値の抵抗22を介して第2の演算
増幅器13の反転入力端子に接続されている。
この抵抗22は半導体アナログスイツチ15がオ
フになつたときに対数圧縮用ダイオード14にリ
ーク電流が流れるのを防止するためのものであ
る。そして、この半導体アナログスイツチ15と
対数圧縮用ダイオード14との接続点は表示信号
用出力端子18に接続され、第2の演算増幅器1
3の出力端子は制御信号用出力端子19に接続さ
れている。
次に、上記のように構成された測光装置の動作
を説明する。
を説明する。
上記測光装置において、カメラの電源をオンに
することにより、基準電圧印加端子12に基準電
圧VREFが印加され、制御端子16に“H”レベル
のトリガー信号が印加される。トリガー信号が
“H”レベルのとき、半導体アナログスイツチ1
5はオンになり、第1の演算増幅器11の出力は
半導体アナログスイツチ15および対数圧縮用ダ
イオード14を通じて第2の演算増幅器13の非
反転入力端子に導かれ、同演算増幅器13の出
力が帰還ループによつて第1の演算増幅器11の
反転入力端子に導かれる。即ち、2つの演算増
幅器11,13によつて帰還ループ回路が形成さ
れる。このため、電源投入と同時に、第2の演算
増幅器13の非反転入力端子に基準電圧VREFが
印加されるので、第1の演算増幅器11の出力端
子→半導体アナログスイツチ15→対数圧縮用ダ
イオード14→積分コンデンサ20の経路l1で電
流が流れ、積分コンデンサ20は基準電圧VREFに
まで電荷がチヤージされる。このとき、測光用光
電変換素子17が被写体を受光していると、同光
電変換素子17には、第1の演算増幅器11→半
導体アナログスイツチ15→対数圧縮用ダイオー
ド14→光電変換素子17→第2の演算増幅器1
3の出力端子の経路l2で光電流Ipが流れる。被写
体光が暗く、従つて光電流Ipが微少であつても、
上記積分コンデンサ20への電荷チヤージのため
に流れる電流によつて対数圧縮用ダイオード14
の接合容量にも電荷がチヤージされるので、上記
積分コンデンサ20がチヤージアツプされると、
第1の演算増幅器11から表示信号用出力端子1
8に導かれる出力電圧V1は、直ちに、 V1=VREF+kT/qlnIp/Is …(1) になる。但し、上記(1)式で、kはボルツマン定
数、Tは絶対温度、qは電子の電荷、Isは対数圧
縮用ダイオード14の逆方向電流である。このた
め、表示信号用出力端子18からは、第3図に示
すように、上記基準電圧VREFより所定電圧(kT/q lnIp/Is)だけ高い電圧V1の対数圧縮信号が上記電 源の投入直後に導出される。この対数圧縮信号は
フアインダー表示系に導かれ露出表示を行う。こ
のとき、制御信号用出力端子19には、測光用光
電変換素子17のカソード電位である基準電圧
VREFが導出されている。
することにより、基準電圧印加端子12に基準電
圧VREFが印加され、制御端子16に“H”レベル
のトリガー信号が印加される。トリガー信号が
“H”レベルのとき、半導体アナログスイツチ1
5はオンになり、第1の演算増幅器11の出力は
半導体アナログスイツチ15および対数圧縮用ダ
イオード14を通じて第2の演算増幅器13の非
反転入力端子に導かれ、同演算増幅器13の出
力が帰還ループによつて第1の演算増幅器11の
反転入力端子に導かれる。即ち、2つの演算増
幅器11,13によつて帰還ループ回路が形成さ
れる。このため、電源投入と同時に、第2の演算
増幅器13の非反転入力端子に基準電圧VREFが
印加されるので、第1の演算増幅器11の出力端
子→半導体アナログスイツチ15→対数圧縮用ダ
イオード14→積分コンデンサ20の経路l1で電
流が流れ、積分コンデンサ20は基準電圧VREFに
まで電荷がチヤージされる。このとき、測光用光
電変換素子17が被写体を受光していると、同光
電変換素子17には、第1の演算増幅器11→半
導体アナログスイツチ15→対数圧縮用ダイオー
ド14→光電変換素子17→第2の演算増幅器1
3の出力端子の経路l2で光電流Ipが流れる。被写
体光が暗く、従つて光電流Ipが微少であつても、
上記積分コンデンサ20への電荷チヤージのため
に流れる電流によつて対数圧縮用ダイオード14
の接合容量にも電荷がチヤージされるので、上記
積分コンデンサ20がチヤージアツプされると、
第1の演算増幅器11から表示信号用出力端子1
8に導かれる出力電圧V1は、直ちに、 V1=VREF+kT/qlnIp/Is …(1) になる。但し、上記(1)式で、kはボルツマン定
数、Tは絶対温度、qは電子の電荷、Isは対数圧
縮用ダイオード14の逆方向電流である。このた
め、表示信号用出力端子18からは、第3図に示
すように、上記基準電圧VREFより所定電圧(kT/q lnIp/Is)だけ高い電圧V1の対数圧縮信号が上記電 源の投入直後に導出される。この対数圧縮信号は
フアインダー表示系に導かれ露出表示を行う。こ
のとき、制御信号用出力端子19には、測光用光
電変換素子17のカソード電位である基準電圧
VREFが導出されている。
次いで、シヤツターレリーズによつてシヤツタ
ー先幕が走行し、これに同期してトリガー信号が
“H”レベルから“L”レベルに転ずると、半導
体アナログスイツチ15はオフになる。すると、
第1の演算増幅器11から半導体アナログスイツ
チ15および対数圧縮用ダイオード14を通じて
測光用光電変換素子17に流れていた上記光電流
Isの経路l2が断たれ、この時点から、上記積分コ
ンデンサ20にチヤージされている電荷が、同コ
ンデンサ20→光電変換素子17→第2の演算増
幅器13の出力端子の経路l3で光電流Ipが流れる
ことにより放電され光電流積分回路21が作動す
る。従つて、第2の演算増幅器13から出力端子
19に導かれる出力電圧V2は、 V2=VREF−Ip/Ct …(2) となる。但し、上記(2)式のCは積分コンデンサ2
0の容量、tは半導体アナログスイツチ15がオ
フになつた時点からの経過時間、即ち、積分時間
を示す。これによつて、制御信号用出力端子19
からは、第3図に示すように、トリガ信号が
“L”レベルになつて、半導体アナログスイツチ
15がオフになつた時点から基準電圧VREFより漸
次減少した電圧V2の積分信号が導出される。ま
た、上記半導体アナログスイツチ15がオフにな
ると、第1の演算増幅器11の出力が不定値、即
ち、電源電圧になるが、このとき、高抵抗22に
より対数圧縮用ダイオード14の両端を零バイア
スに保つようになり同ダイオード14にリーク電
流が流れるのが防止される。このため、光電流積
分回路21は上記半導体アナログスイツチ15が
オフになつた時点から、確実な積分動作を開始す
ることになり、誤差のない積分信号が上記出力端
子19より得られる。この積分信号電圧V2は図
示しないコンパレータに導かれて、シヤツター速
度、絞り、フイルム感度等により決められた設定
値と比較され、所定の電圧値になつたときに、同
コンパレータの出力がシヤツター後幕の制御回路
に導かれて後幕の走行が行われるようになつてい
る。
ー先幕が走行し、これに同期してトリガー信号が
“H”レベルから“L”レベルに転ずると、半導
体アナログスイツチ15はオフになる。すると、
第1の演算増幅器11から半導体アナログスイツ
チ15および対数圧縮用ダイオード14を通じて
測光用光電変換素子17に流れていた上記光電流
Isの経路l2が断たれ、この時点から、上記積分コ
ンデンサ20にチヤージされている電荷が、同コ
ンデンサ20→光電変換素子17→第2の演算増
幅器13の出力端子の経路l3で光電流Ipが流れる
ことにより放電され光電流積分回路21が作動す
る。従つて、第2の演算増幅器13から出力端子
19に導かれる出力電圧V2は、 V2=VREF−Ip/Ct …(2) となる。但し、上記(2)式のCは積分コンデンサ2
0の容量、tは半導体アナログスイツチ15がオ
フになつた時点からの経過時間、即ち、積分時間
を示す。これによつて、制御信号用出力端子19
からは、第3図に示すように、トリガ信号が
“L”レベルになつて、半導体アナログスイツチ
15がオフになつた時点から基準電圧VREFより漸
次減少した電圧V2の積分信号が導出される。ま
た、上記半導体アナログスイツチ15がオフにな
ると、第1の演算増幅器11の出力が不定値、即
ち、電源電圧になるが、このとき、高抵抗22に
より対数圧縮用ダイオード14の両端を零バイア
スに保つようになり同ダイオード14にリーク電
流が流れるのが防止される。このため、光電流積
分回路21は上記半導体アナログスイツチ15が
オフになつた時点から、確実な積分動作を開始す
ることになり、誤差のない積分信号が上記出力端
子19より得られる。この積分信号電圧V2は図
示しないコンパレータに導かれて、シヤツター速
度、絞り、フイルム感度等により決められた設定
値と比較され、所定の電圧値になつたときに、同
コンパレータの出力がシヤツター後幕の制御回路
に導かれて後幕の走行が行われるようになつてい
る。
なお、半導体アナログスイツチ15がオフにな
ることによつて上記第1の演算増幅器の帰還ルー
プが断たれるので上記制御信号用出力端子19か
ら積分電圧V2が導出される時点で、この時点ま
で上記表示信号用出力端子18に導出されていた
対数圧縮電圧V1は不定値になるが、上記“L”
レベルのトリガー信号に同期して対数圧縮電圧
V1を記憶させるようにすれば、シヤツターレリ
ーズ後も、この記憶された対数圧縮電圧V1によ
りフアインダー表示系に測光値が表示される。第
1の演算増幅器11の出力が不定値になつても光
電流積分回路21は演算増幅器11から独立して
おり、上記基準電圧VREFから確実な積分動作を行
なう。
ることによつて上記第1の演算増幅器の帰還ルー
プが断たれるので上記制御信号用出力端子19か
ら積分電圧V2が導出される時点で、この時点ま
で上記表示信号用出力端子18に導出されていた
対数圧縮電圧V1は不定値になるが、上記“L”
レベルのトリガー信号に同期して対数圧縮電圧
V1を記憶させるようにすれば、シヤツターレリ
ーズ後も、この記憶された対数圧縮電圧V1によ
りフアインダー表示系に測光値が表示される。第
1の演算増幅器11の出力が不定値になつても光
電流積分回路21は演算増幅器11から独立して
おり、上記基準電圧VREFから確実な積分動作を行
なう。
上記トリガー信号はシヤツター後幕が走行した
後、或いはシヤツターおよびフイルムの巻上げ動
作に連動して“L”レベルから“H”レベルに復
帰する。
後、或いはシヤツターおよびフイルムの巻上げ動
作に連動して“L”レベルから“H”レベルに復
帰する。
第4図は、本考案の他の実施例を示す測光装置
の電気回路図である。この測光装置においては、
上記第2図に示した測光装置における測光用光電
変換素子17および対数圧縮用ダイオード14の
極性を逆にして接続したものであり、他の回路部
分の接続構成は上記第2図の測光装置と全く同様
である。即ち、光電変換素子17はカソードを第
2の演算増幅器13の反転入力端子に、アノー
ドを非反転入力端子にそれぞれ接続され、対数
圧縮用ダイオード14はアノードを上記非反転入
力端子に、カソードを半導体アナログスイツチ
15を介して第1の演算増幅器11の出力端子に
それぞれ接続されている。光電流積分回路23
は、第2の演算増幅器13、積分コンデンサ20
および測光用光電変換素子17により形成されて
いる。
の電気回路図である。この測光装置においては、
上記第2図に示した測光装置における測光用光電
変換素子17および対数圧縮用ダイオード14の
極性を逆にして接続したものであり、他の回路部
分の接続構成は上記第2図の測光装置と全く同様
である。即ち、光電変換素子17はカソードを第
2の演算増幅器13の反転入力端子に、アノー
ドを非反転入力端子にそれぞれ接続され、対数
圧縮用ダイオード14はアノードを上記非反転入
力端子に、カソードを半導体アナログスイツチ
15を介して第1の演算増幅器11の出力端子に
それぞれ接続されている。光電流積分回路23
は、第2の演算増幅器13、積分コンデンサ20
および測光用光電変換素子17により形成されて
いる。
従つて、この測光装置において、電源がオンに
なると、トリガー信号が“H”レベルになつて半
導体アナログスイツチ15がオンの状態になるの
で、第1の演算増幅器11と第2の演算増幅器1
3とによつて帰還ループ回路が形成され、第2の
演算増幅器13の非反転入力端子に基準電圧
VREFが印加される状態になる。すると、第2の演
算増幅器13の出力端子→測光用光電変換素子1
7→積分コンデンサ20の経路l4で上記光電変換
素子17の光電流Ipが流れ、積分コンデンサ20
は基準電圧VREFにまで電荷がチヤージされる。ま
た、光電流Ipは積分コンデンサ20がチヤージさ
れたあと、同光電変換素子17→対数圧縮用ダイ
オード14→半導体アナログスイツチ15→第1
の演算増幅器11の出力端子の経路l5で流れるの
で、対数圧縮用ダイオード14のカソードがわか
ら表示信号用出力端子18に導かれる出力電圧
V10は、 V10=VREF−kT/qlnIp/Is …(3) となる。つまり、この測光装置の場合、上記出力
端子18からは、第5図に示すように、上記基準
電圧VREFより電圧(kT/qlnIp/Isだけ低い対数圧縮 信号が導出される。
なると、トリガー信号が“H”レベルになつて半
導体アナログスイツチ15がオンの状態になるの
で、第1の演算増幅器11と第2の演算増幅器1
3とによつて帰還ループ回路が形成され、第2の
演算増幅器13の非反転入力端子に基準電圧
VREFが印加される状態になる。すると、第2の演
算増幅器13の出力端子→測光用光電変換素子1
7→積分コンデンサ20の経路l4で上記光電変換
素子17の光電流Ipが流れ、積分コンデンサ20
は基準電圧VREFにまで電荷がチヤージされる。ま
た、光電流Ipは積分コンデンサ20がチヤージさ
れたあと、同光電変換素子17→対数圧縮用ダイ
オード14→半導体アナログスイツチ15→第1
の演算増幅器11の出力端子の経路l5で流れるの
で、対数圧縮用ダイオード14のカソードがわか
ら表示信号用出力端子18に導かれる出力電圧
V10は、 V10=VREF−kT/qlnIp/Is …(3) となる。つまり、この測光装置の場合、上記出力
端子18からは、第5図に示すように、上記基準
電圧VREFより電圧(kT/qlnIp/Isだけ低い対数圧縮 信号が導出される。
このあと、シヤツターレリーズが行なわれて、
シヤツター先幕の走行開始に同期してトリガ信号
が“H”レベルから“L”レベルに転じ半導体ア
ナログスイツチ15がオフになると、これによつ
て第1の演算増幅器11の帰還ループが断たれる
ので、この時点から上記光電流Ipは対数圧縮用ダ
イオード14には流れなくなり、上記経路l4で再
び積分コンデンサ20に電荷がチヤージされるよ
うに流れる。このため、積分回路23を形成して
いる第2の演算増幅器13から制御信号用出力端
子19に導かれる出力電圧V20は、 V20=VREF+Ip/Ct …(4) となる。即ち、この測光装置においては、第5図
に示すように、半導体アナログスイツチ15がオ
フになつた時点から基準電圧VREFより漸次上昇す
る電圧の積分信号が上記出力端子19より導出さ
れることになる。
シヤツター先幕の走行開始に同期してトリガ信号
が“H”レベルから“L”レベルに転じ半導体ア
ナログスイツチ15がオフになると、これによつ
て第1の演算増幅器11の帰還ループが断たれる
ので、この時点から上記光電流Ipは対数圧縮用ダ
イオード14には流れなくなり、上記経路l4で再
び積分コンデンサ20に電荷がチヤージされるよ
うに流れる。このため、積分回路23を形成して
いる第2の演算増幅器13から制御信号用出力端
子19に導かれる出力電圧V20は、 V20=VREF+Ip/Ct …(4) となる。即ち、この測光装置においては、第5図
に示すように、半導体アナログスイツチ15がオ
フになつた時点から基準電圧VREFより漸次上昇す
る電圧の積分信号が上記出力端子19より導出さ
れることになる。
以上述べたように、本考案によれば、メカニカ
ルなトランスフアスイツチを用いていないので、
回路全体を小型でかつ信頼性の極めて高い装置に
することができ、また、光電流積分回路を形成し
ている第2の演算増幅器の出力が第1の演算増幅
器に帰還されるようになつていて、第2の演算増
幅器の非反転入力端子に接続した積分コンデンサ
を、第1の演算増幅器の出力さら対数圧縮ダイオ
ードおよび半導体アナログスイツチを通じてチヤ
ージさせるようにしているので、電源の投入と同
時に第1の演算増幅器より対数圧縮信号が導出さ
れて応答速度が極めて良好になり、さらに対数圧
縮信号を導出している状態から光電流による積分
信号を導出する状態に移行する際にも、回路動作
が不安定になることなく、確実な積分動作を行つ
て第2の演算増幅器より精度の高い積分信号が得
られる。従つて、特別の補償回路を設けることが
全く不要で構成が極て簡単になる等の優れた効果
を発揮する。
ルなトランスフアスイツチを用いていないので、
回路全体を小型でかつ信頼性の極めて高い装置に
することができ、また、光電流積分回路を形成し
ている第2の演算増幅器の出力が第1の演算増幅
器に帰還されるようになつていて、第2の演算増
幅器の非反転入力端子に接続した積分コンデンサ
を、第1の演算増幅器の出力さら対数圧縮ダイオ
ードおよび半導体アナログスイツチを通じてチヤ
ージさせるようにしているので、電源の投入と同
時に第1の演算増幅器より対数圧縮信号が導出さ
れて応答速度が極めて良好になり、さらに対数圧
縮信号を導出している状態から光電流による積分
信号を導出する状態に移行する際にも、回路動作
が不安定になることなく、確実な積分動作を行つ
て第2の演算増幅器より精度の高い積分信号が得
られる。従つて、特別の補償回路を設けることが
全く不要で構成が極て簡単になる等の優れた効果
を発揮する。
第1図は、従来の測光装置の一例を示す電気回
路図、第2図は、本考案の一実施例を示す測光装
置の電気回路図、第3図は、上記第2図に示す装
置の出力電圧波形図、第4図は、本考案の他の実
施例を示す測光装置の電気回路図、第5図は、上
記第2図に示す装置の出力電圧波形図である。 11……第1の演算増幅器、13……第2の演
算増幅器、14……対数圧縮用ダイオード、15
……半導体アナログスイツチ、17……測光用光
電変換素子、20……積分コンデンサ、21,2
3……光電流積分回路。
路図、第2図は、本考案の一実施例を示す測光装
置の電気回路図、第3図は、上記第2図に示す装
置の出力電圧波形図、第4図は、本考案の他の実
施例を示す測光装置の電気回路図、第5図は、上
記第2図に示す装置の出力電圧波形図である。 11……第1の演算増幅器、13……第2の演
算増幅器、14……対数圧縮用ダイオード、15
……半導体アナログスイツチ、17……測光用光
電変換素子、20……積分コンデンサ、21,2
3……光電流積分回路。
Claims (1)
- 【実用新案登録請求の範囲】 非反転入力端子に基準電圧が印加された第1の
演算増幅器と、 反転入力端子と出力端子とを上記第1の演算増
幅器の反転入力端子に接続した第2の演算増幅器
と、 上記第1の演算増幅器の出力端子と第2の演算
増幅器の非反転入力端子との間に直列に接続した
半導体アナログスイツチおよび対数圧縮用ダイオ
ードと、 上記第2の演算増幅器の反転入力端子と非反転
入力端子との間に接続された測光用光電変換素子
と、 上記第2の演算増幅器の非反転入力端子と接地
との間に接続されていて、上記第2の演算増幅
器、測光用光電変換素子と共に光電流積分回路を
形成する積分コンデンサと、 を具備し、上記半導体アナログスイツチのオン
の状態で上記第1の演算増幅器の出力端子と対数
圧縮用ダイオードとの接続点よりカメラの露出表
示用の対数圧縮信号を導出し、レリーズ信号に同
期したトリガ信号で上記半導体アナログスイツチ
をオンからオフに転ずることにより上記第2の演
算増幅器の出力端子より露出制御用の光電流積分
信号を導出するようにしたことを特徴とするカメ
ラの測光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18891781U JPS5893918U (ja) | 1981-12-18 | 1981-12-18 | カメラの測光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18891781U JPS5893918U (ja) | 1981-12-18 | 1981-12-18 | カメラの測光装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5893918U JPS5893918U (ja) | 1983-06-25 |
JPH036894Y2 true JPH036894Y2 (ja) | 1991-02-21 |
Family
ID=30103086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18891781U Granted JPS5893918U (ja) | 1981-12-18 | 1981-12-18 | カメラの測光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5893918U (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5793327A (en) * | 1980-12-02 | 1982-06-10 | Sharp Corp | Electronic shutter integration circuit |
-
1981
- 1981-12-18 JP JP18891781U patent/JPS5893918U/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5793327A (en) * | 1980-12-02 | 1982-06-10 | Sharp Corp | Electronic shutter integration circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS5893918U (ja) | 1983-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4390258A (en) | Photomeric circuit for camera | |
US4275953A (en) | Exposure parameter information generating circuit in a single lens reflex camera | |
JPH036894Y2 (ja) | ||
US4473744A (en) | Photometric apparatus for camera | |
JPH0120727B2 (ja) | ||
US4160160A (en) | Circuit for integrating a quantity of light in an automatic control type flash unit | |
US4037236A (en) | Switching circuit for electric shutter | |
JPS6240932B2 (ja) | ||
JPS626215B2 (ja) | ||
JPS6041332B2 (ja) | 電気シヤツタ制御回路 | |
US4444481A (en) | Exposure control circuit for a camera | |
US4295718A (en) | Exposure control circuit of camera | |
US4498753A (en) | Photometric apparatus for cameras | |
JPS6142094Y2 (ja) | ||
JPS6110184Y2 (ja) | ||
JPS5934891Y2 (ja) | カメラの露出制御回路 | |
JPS6120829A (ja) | 光積分回路 | |
JPH0112251Y2 (ja) | ||
JPH0120728B2 (ja) | ||
JPS5853294B2 (ja) | ソクコウカイロ | |
JPH0132029Y2 (ja) | ||
JPS6239886B2 (ja) | ||
JPS598807B2 (ja) | 一眼レフレツクスカメラ用記憶式電気シヤツタ−の露光時間自動調定装置 | |
JPS5858650B2 (ja) | カメラの露出時間制御回路 | |
JPS6034848B2 (ja) | 光電流増幅回路 |