JPH0120728B2 - - Google Patents
Info
- Publication number
- JPH0120728B2 JPH0120728B2 JP56066314A JP6631481A JPH0120728B2 JP H0120728 B2 JPH0120728 B2 JP H0120728B2 JP 56066314 A JP56066314 A JP 56066314A JP 6631481 A JP6631481 A JP 6631481A JP H0120728 B2 JPH0120728 B2 JP H0120728B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- capacitor
- integrating
- resistor
- integrating capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 36
- 230000010354 integration Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000005375 photometry Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B7/00—Control of exposure by setting shutters, diaphragms or filters, separately or conjointly
- G03B7/08—Control effected solely on the basis of the response, to the intensity of the light received by the camera, of a built-in light-sensitive device
- G03B7/081—Analogue circuits
- G03B7/083—Analogue circuits for control of exposure time
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Control For Cameras (AREA)
Description
【発明の詳細な説明】
本発明はカメラ用電子シヤツター積分回路に関
し、特に受光素子からの光電流による積分動作の
途中から時定数を変え得る電子シヤツター積分回
路に関するものである。
し、特に受光素子からの光電流による積分動作の
途中から時定数を変え得る電子シヤツター積分回
路に関するものである。
最近、一眼レフのカメラ露出制御機構におい
て、ダイレクト測光、即ちフオーカルプレーンシ
ヤツター面及びフイルム面の両者の反射光を測光
し、これら測光による光電流を積分してシヤツタ
ー制御を行なう方式を採用したものが増えてい
る。この種のダイレクト測光方式のカメラは、ト
リガスイツチが開くと同時にシヤツターが開き始
め、光電流による積分値が一定レベル達したこと
を比較器により検出して、シヤツター閉成用マグ
ネツトを作動させるものである。上記シヤツター
動作において、シヤツターが開き始めてから通常
10〜17ｍｓの期間は、シヤツターの占有面積が比
較的大きいために受光素子に与えられる光はフイ
ルム面からの反射光よりもシヤツター面からの反
射光が多くなり、シヤツター面の反射を測光して
いることになる。一方シヤツターの開成が進むに
つれてフイルム面からの反射光が多くなる。この
ように測光期間中に反射面が変化しており、精度
の高いシヤツター動作を行わせるためには両者の
反射率を同一にすることが望ましい。しかしシヤ
ツター面とフイルム面の反射率を同一にすること
はカメラの製造を著しく困難し、カメラを高価な
ものにする一因になつていた。
て、ダイレクト測光、即ちフオーカルプレーンシ
ヤツター面及びフイルム面の両者の反射光を測光
し、これら測光による光電流を積分してシヤツタ
ー制御を行なう方式を採用したものが増えてい
る。この種のダイレクト測光方式のカメラは、ト
リガスイツチが開くと同時にシヤツターが開き始
め、光電流による積分値が一定レベル達したこと
を比較器により検出して、シヤツター閉成用マグ
ネツトを作動させるものである。上記シヤツター
動作において、シヤツターが開き始めてから通常
10〜17ｍｓの期間は、シヤツターの占有面積が比
較的大きいために受光素子に与えられる光はフイ
ルム面からの反射光よりもシヤツター面からの反
射光が多くなり、シヤツター面の反射を測光して
いることになる。一方シヤツターの開成が進むに
つれてフイルム面からの反射光が多くなる。この
ように測光期間中に反射面が変化しており、精度
の高いシヤツター動作を行わせるためには両者の
反射率を同一にすることが望ましい。しかしシヤ
ツター面とフイルム面の反射率を同一にすること
はカメラの製造を著しく困難し、カメラを高価な
ものにする一因になつていた。
本発明は上記従来装置の問題点に鑑みてなされ
たもので、一回の積分期間中にフイルム面からだ
けではなくフイルム面と異なる反射率をもつシヤ
ツター面からの反射が与られる場合であつても、
より精度の高い適正な露出条件を設定し得るカメ
ラ用電子シヤツター積分回路を提供するもので、
光電流による積分回路に設けられたコンデンサー
に対して容量値を等価的に変え得る積分回路を提
供するものである。
たもので、一回の積分期間中にフイルム面からだ
けではなくフイルム面と異なる反射率をもつシヤ
ツター面からの反射が与られる場合であつても、
より精度の高い適正な露出条件を設定し得るカメ
ラ用電子シヤツター積分回路を提供するもので、
光電流による積分回路に設けられたコンデンサー
に対して容量値を等価的に変え得る積分回路を提
供するものである。
本発明のカメラ用電子シヤツター積分回路は、
受光素子の光電流を積分して露光制御のための信
号を形成する積分回路において、その出力が上記
露光制御のための信号となる、フオロワ接続され
た第１の演算増幅器と、該第１の演算増幅器の出
力端と基準電位間に直列接続された第１の抵抗及
び第２の抵抗と、受光素子の光電流を積分するた
めの積分用コンデンサであつて、その一方の電極
が上記第１の演算増幅器の他方の入力端に接続さ
れた積分用コンデンサと、該積分用コンデンサの
他方の電極と上記基準電位間に接続された、上記
積分用コンデンサに比べて充分大きい容量のホー
ルド用コンデンサと、非反転端子が上記第１の抵
抗と第２の抵抗の結合点に接続されると共に、反
転端子が上記積分用コンデンサとホールド用コン
デンサの結合点に接続された第２の演算増幅器
と、該第２の演算増幅器の出力端と、上記積分用
コンデンサとホールド用コンデンサの結合点との
間に挿入されたスイツチング素子であつて、積分
開始から所定時間後にオンからオフに変化するス
イツチング素子とを設けて成ることを特徴とする
ものである。
受光素子の光電流を積分して露光制御のための信
号を形成する積分回路において、その出力が上記
露光制御のための信号となる、フオロワ接続され
た第１の演算増幅器と、該第１の演算増幅器の出
力端と基準電位間に直列接続された第１の抵抗及
び第２の抵抗と、受光素子の光電流を積分するた
めの積分用コンデンサであつて、その一方の電極
が上記第１の演算増幅器の他方の入力端に接続さ
れた積分用コンデンサと、該積分用コンデンサの
他方の電極と上記基準電位間に接続された、上記
積分用コンデンサに比べて充分大きい容量のホー
ルド用コンデンサと、非反転端子が上記第１の抵
抗と第２の抵抗の結合点に接続されると共に、反
転端子が上記積分用コンデンサとホールド用コン
デンサの結合点に接続された第２の演算増幅器
と、該第２の演算増幅器の出力端と、上記積分用
コンデンサとホールド用コンデンサの結合点との
間に挿入されたスイツチング素子であつて、積分
開始から所定時間後にオンからオフに変化するス
イツチング素子とを設けて成ることを特徴とする
ものである。
次に実施例を挙げて本発明を詳細に説明する。
第１図においてPDは受光素子で、フイルム面
及びシヤツター面からの反射光を受光する位置に
設置されて、受光光量に対応した光電流ｉを出力
する。上記受光素子PDの両端には第１演算増幅
器OP1の反転及び非反転端子が夫々接続され、該
第１演算増幅器OP1の出力がVputとして比較器
（図示せず）の一方に供給するために導出されて
いる。第１演算増幅器OP1の非反転端子（＋）は
上述のように受光素子のカソード側に接続されて
いるだけではなく、トリガスイツチSW1を介して
基準電圧Vref及び積分用コンデンサC1に接続され
ている。積分用コンデンサC1の他方の端子はホ
ールド用コンデンサC2、第２演算増幅器OP2の反
転端子（−）及びスイツチ用PNPトランジスタ
Trのコレクタに接続されている。上記ホールド
用コンデンサC2の他端子は接地レベルに接続さ
れている。上記トランジスタTrのエミツタ側は
第２演算増幅器OP2の出力端に接続され、ベース
は抵抗R0及び反射率切換えスイツチSW2を介し
て一電源に接続されている。上記第２演算増幅器
OP2の非反転端子（＋）は抵抗R1と抵抗R2の結
合点Ｙに接続されている。抵抗R1の他端は上記
第１演算増幅器OP1の出力端Vputに、抵抗R2の他
端は接地レベルに接続されている。
及びシヤツター面からの反射光を受光する位置に
設置されて、受光光量に対応した光電流ｉを出力
する。上記受光素子PDの両端には第１演算増幅
器OP1の反転及び非反転端子が夫々接続され、該
第１演算増幅器OP1の出力がVputとして比較器
（図示せず）の一方に供給するために導出されて
いる。第１演算増幅器OP1の非反転端子（＋）は
上述のように受光素子のカソード側に接続されて
いるだけではなく、トリガスイツチSW1を介して
基準電圧Vref及び積分用コンデンサC1に接続され
ている。積分用コンデンサC1の他方の端子はホ
ールド用コンデンサC2、第２演算増幅器OP2の反
転端子（−）及びスイツチ用PNPトランジスタ
Trのコレクタに接続されている。上記ホールド
用コンデンサC2の他端子は接地レベルに接続さ
れている。上記トランジスタTrのエミツタ側は
第２演算増幅器OP2の出力端に接続され、ベース
は抵抗R0及び反射率切換えスイツチSW2を介し
て一電源に接続されている。上記第２演算増幅器
OP2の非反転端子（＋）は抵抗R1と抵抗R2の結
合点Ｙに接続されている。抵抗R1の他端は上記
第１演算増幅器OP1の出力端Vputに、抵抗R2の他
端は接地レベルに接続されている。
ここで上記トリガスイツチSW1及び反射率切換
えスイツチSW2はいずれもトランジスタ等を用い
て電子的な回路で構成することができるが、説明
を容易にするため機械的なスイツチで構成された
場合を挙げて説明する。
えスイツチSW2はいずれもトランジスタ等を用い
て電子的な回路で構成することができるが、説明
を容易にするため機械的なスイツチで構成された
場合を挙げて説明する。
上記構成からなる積分回路において、まずホー
ルド用コンデンサC2は積分用コンデンサC1との
結合点における電位を固定させる役目を果すもの
で、両コンデンサC1，C2の容量はC2≫C1の関係
を満す値に設計されている。尚ホールド用コンデ
ンサC2の値は第２演算増幅器OP2とトランジスタ
Trの電流容量及び要求される応答速度等から選
ばれねばならないが、積分用コンデンサC1は通
常1000pF程度のものが用いられるため、上述の
ようにC2≫C1の条件に選ぶことは容易である。
更に第２演算増幅器OP2の入力に接続された抵抗
R1及びR2はフイルム面の反射率とシヤツター面
の反射率に依存する値で、フイルム面の反射率／
シヤツター面の反射率＝ｎとすると、（R1＋
R2）／R1＝ｎとなるように抵抗値が設定される。
ルド用コンデンサC2は積分用コンデンサC1との
結合点における電位を固定させる役目を果すもの
で、両コンデンサC1，C2の容量はC2≫C1の関係
を満す値に設計されている。尚ホールド用コンデ
ンサC2の値は第２演算増幅器OP2とトランジスタ
Trの電流容量及び要求される応答速度等から選
ばれねばならないが、積分用コンデンサC1は通
常1000pF程度のものが用いられるため、上述の
ようにC2≫C1の条件に選ぶことは容易である。
更に第２演算増幅器OP2の入力に接続された抵抗
R1及びR2はフイルム面の反射率とシヤツター面
の反射率に依存する値で、フイルム面の反射率／
シヤツター面の反射率＝ｎとすると、（R1＋
R2）／R1＝ｎとなるように抵抗値が設定される。
トリガスイツチSW1及び反射率切換えスイツチ
SW2のいずれもが閉じた露光前の状態では、受光
素子PDの光電流はトリガスイツチSW1を介して
流れ、第１演算増幅器OP1の出力Vputは基準電位
Vrefに等しくなる。この状態で両コンデンサC1，
C2の結合点Ｙの電位VYはVref×（R2／（R1＋R2））
となる。次に露光動作を開始させるべくトリガス
イツチSW1が開くと光電流ｉによる積分が開始さ
れ、出力電圧Vputの電位は次第に下がつてゆく。
コンデンサC1，C2の結合点Ｙにおける電圧は出
力電圧Vput×R2／R1＋R2に等しいから、積分開始ｔ 時間後の出力電圧Vputは次式で与えられる。
SW2のいずれもが閉じた露光前の状態では、受光
素子PDの光電流はトリガスイツチSW1を介して
流れ、第１演算増幅器OP1の出力Vputは基準電位
Vrefに等しくなる。この状態で両コンデンサC1，
C2の結合点Ｙの電位VYはVref×（R2／（R1＋R2））
となる。次に露光動作を開始させるべくトリガス
イツチSW1が開くと光電流ｉによる積分が開始さ
れ、出力電圧Vputの電位は次第に下がつてゆく。
コンデンサC1，C2の結合点Ｙにおける電圧は出
力電圧Vput×R2／R1＋R2に等しいから、積分開始ｔ 時間後の出力電圧Vputは次式で与えられる。
Vput＝R1／R2＋R1Vref−１／C1∫1 0idt＋R2／R2＋R1Vpu
t 従つてVput＝Vref−R1＋R2／R1・１／Ｃ・∫t 0idt 即ち上記式より、積分出力Vputは単に積分用コ
ンデンサC1の他端を接地した回路における第１
演算増幅器OP1の出力端子から出力を取り出した
場合に比べて、（R1＋R2）／R1倍の速度で積分出
力が下降することが判る。このことは逆にいえば
積分用コンデンサの容量が等価的にR1／（R1＋
R2）倍になつていると考えることができる。
t 従つてVput＝Vref−R1＋R2／R1・１／Ｃ・∫t 0idt 即ち上記式より、積分出力Vputは単に積分用コ
ンデンサC1の他端を接地した回路における第１
演算増幅器OP1の出力端子から出力を取り出した
場合に比べて、（R1＋R2）／R1倍の速度で積分出
力が下降することが判る。このことは逆にいえば
積分用コンデンサの容量が等価的にR1／（R1＋
R2）倍になつていると考えることができる。
シヤツターの開口が進んで、受光素子PDへの
入射光の多くがフイルム面の反射光によつて与え
られるタイミングT0で反射率切換えスイツチ
SW2が開かれる。該スイツチSW2をオフにするタ
イミングT0は、シヤツターの開口が進んだ際に、
前述のようにフイルム面との間の反射率の違いが
顕著になつて積分回路の時定数を切り換えた方が
望ましい時点を予め設定し、シヤツターの開き始
めから設定された時間T0の経過を検出して与え
られる。切換えスイツチSW2が開かれることによ
りトランジスタTrはオフ状態となり、コンデン
サC1，C2の結合点Ｙの電位は切換えスイツチ
SW2を開く直前の電位にホールドされる。尚結合
点Ｙの電位は受光素子PDの光電流のために若干
変動するが、C2≫C1であれば無視しても動作に
支障はない。ただし光電流による変動をも考慮し
た回路とするためには、ホールド用コンデンサ
C2の次段にFET入力のホロア回路を接続して実
施することもできる。
入射光の多くがフイルム面の反射光によつて与え
られるタイミングT0で反射率切換えスイツチ
SW2が開かれる。該スイツチSW2をオフにするタ
イミングT0は、シヤツターの開口が進んだ際に、
前述のようにフイルム面との間の反射率の違いが
顕著になつて積分回路の時定数を切り換えた方が
望ましい時点を予め設定し、シヤツターの開き始
めから設定された時間T0の経過を検出して与え
られる。切換えスイツチSW2が開かれることによ
りトランジスタTrはオフ状態となり、コンデン
サC1，C2の結合点Ｙの電位は切換えスイツチ
SW2を開く直前の電位にホールドされる。尚結合
点Ｙの電位は受光素子PDの光電流のために若干
変動するが、C2≫C1であれば無視しても動作に
支障はない。ただし光電流による変動をも考慮し
た回路とするためには、ホールド用コンデンサ
C2の次段にFET入力のホロア回路を接続して実
施することもできる。
上記のようにタイミングT0後は結合点Ｙの電
位が固定されるため、通常の積分回路と同様に積
分出力はV′put＝V1−１／Ｃ∫t T0idtとなる。ただしV1 は切換スイツチSW2が開かれる直前の出力電圧で
ある。上記積分出力V′putによつて表わされる積
分特性はR1／（R1＋R2）だけゆるやかになつた
ことが判る。抵抗R1，R2の比率を１：１に選ん
だ回路の積分特性を第２図に示す。同図から明ら
かなようにタイミングT0で速い時定数から遅い
時定数に変化して切換えられたことが判る。抵抗
の比率は上記値に限られるものではなく、反射率
の比等を考慮して任意に選ぶことができる。
位が固定されるため、通常の積分回路と同様に積
分出力はV′put＝V1−１／Ｃ∫t T0idtとなる。ただしV1 は切換スイツチSW2が開かれる直前の出力電圧で
ある。上記積分出力V′putによつて表わされる積
分特性はR1／（R1＋R2）だけゆるやかになつた
ことが判る。抵抗R1，R2の比率を１：１に選ん
だ回路の積分特性を第２図に示す。同図から明ら
かなようにタイミングT0で速い時定数から遅い
時定数に変化して切換えられたことが判る。抵抗
の比率は上記値に限られるものではなく、反射率
の比等を考慮して任意に選ぶことができる。
以上のように本発明によれば、受光素子による
光量に基いてシヤツター動作を制御するための積
分回路において、積分の途中に時定数を切換える
ことにより、受光素子に入射光を供給する反射面
の反射率が露光動作の途中に変化するような事態
に対しても、常時一定の時定数で動作させる場合
に比べて露光の状況に応じたシヤツター制御のた
めの信号を形成することができ、より精度の高い
動作を行わせることができる。
光量に基いてシヤツター動作を制御するための積
分回路において、積分の途中に時定数を切換える
ことにより、受光素子に入射光を供給する反射面
の反射率が露光動作の途中に変化するような事態
に対しても、常時一定の時定数で動作させる場合
に比べて露光の状況に応じたシヤツター制御のた
めの信号を形成することができ、より精度の高い
動作を行わせることができる。
第１図は本発明による一実施例の電気回路図、
第２図は同実施例の動作を説明するための積分出
力の時間変化を示す図である。 PD：受光素子、OP1，OP2：演算増幅器、
C1：積分用コンデンサ、C2：ホールド用コンデ
ンサ、SW1：トリガスイツチ、SW2：反射率切換
えスイツチ、R1，R2：抵抗。
第２図は同実施例の動作を説明するための積分出
力の時間変化を示す図である。 PD：受光素子、OP1，OP2：演算増幅器、
C1：積分用コンデンサ、C2：ホールド用コンデ
ンサ、SW1：トリガスイツチ、SW2：反射率切換
えスイツチ、R1，R2：抵抗。
Claims (1)
- 【特許請求の範囲】 １ 受光素子の光電流を積分して露光制御のため
の信号を形成する積分回路において、 その出力が上記露光制御のための信号となる、
フオロワ接続された第１の演算増幅器と、 該第１の演算増幅器の出力端と基準電位間に直
列接続された第１の抵抗及び第２の抵抗と、 受光素子の光電流を積分するための積分用コン
デンサであつて、その一方の電極が上記第１の演
算増幅器の他方の入力端に接続された積分用コン
デンサと、 該積分用コンデンサの他方の電極と上記基準電
位間に接続された、上記積分用コンデンサに比べ
て充分大きい容量のホールド用コンデンサと、 非反転端子が上記第１の抵抗と第２の抵抗の結
合点に接続されると共に、反転端子が上記積分用
コンデンサとホールド用コンデンサの結合点に接
続された第２の演算増幅器と、 該第２の演算増幅器の出力端と、上記積分用コ
ンデンサとホールド用コンデンサの結合点との間
に挿入されたスイツチング素子であつて、積分開
始から所定時間後にオンからオフに変化するスイ
ツチング素子とを設けて成ることを特徴とするカ
メラ用電子シヤツター積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6631481A JPS57179825A (en) | 1981-04-28 | 1981-04-28 | Integration circuit of electronic shutter for camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6631481A JPS57179825A (en) | 1981-04-28 | 1981-04-28 | Integration circuit of electronic shutter for camera |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57179825A JPS57179825A (en) | 1982-11-05 |
| JPH0120728B2 true JPH0120728B2 (ja) | 1989-04-18 |
Family
ID=13312236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6631481A Granted JPS57179825A (en) | 1981-04-28 | 1981-04-28 | Integration circuit of electronic shutter for camera |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57179825A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60108826A (ja) * | 1983-11-18 | 1985-06-14 | Ricoh Co Ltd | 自動露出制御回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320939B2 (ja) * | 1973-05-25 | 1978-06-29 | ||
| JPS5333442B2 (ja) * | 1974-11-08 | 1978-09-14 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6230013Y2 (ja) * | 1976-07-30 | 1987-08-01 | ||
| JPS5333442U (ja) * | 1976-08-30 | 1978-03-23 |
-
1981
- 1981-04-28 JP JP6631481A patent/JPS57179825A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320939B2 (ja) * | 1973-05-25 | 1978-06-29 | ||
| JPS5333442B2 (ja) * | 1974-11-08 | 1978-09-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57179825A (en) | 1982-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4494850A (en) | Flash photographing system | |
| US4015149A (en) | Temperature compensating device for devices having semiconductors | |
| JPS6215815B2 (ja) | ||
| US4390258A (en) | Photomeric circuit for camera | |
| JPH0120727B2 (ja) | ||
| JPH0120728B2 (ja) | ||
| US4070682A (en) | Exposure time control circuit | |
| JPS61238030A (ja) | 露光量制御装置 | |
| US4473744A (en) | Photometric apparatus for camera | |
| JPS5833229A (ja) | カメラ | |
| US3975746A (en) | Automatic exposure control circuit for a single lens reflex camera of TTL light measuring type | |
| US4331401A (en) | Exposure control system for a photographic camera | |
| JPS6110184Y2 (ja) | ||
| JPH036894Y2 (ja) | ||
| JPH0461337B2 (ja) | ||
| JPS5934891Y2 (ja) | カメラの露出制御回路 | |
| JP3174204B2 (ja) | カメラの自動露出装置 | |
| JPS6027374Y2 (ja) | カメラにおける露光量自動調定装置 | |
| JPH0576616B2 (ja) | ||
| GB2090423A (en) | Exposure control circuit for a camera | |
| JPS5922496Y2 (ja) | カメラの測光回路 | |
| JPS6339696Y2 (ja) | ||
| JP2763800B2 (ja) | 測距装置 | |
| JPH0814672B2 (ja) | カメラの露出制御回路 | |
| JPH0510654B2 (ja) |