JPS59231951A - 情報伝送方式 - Google Patents
情報伝送方式Info
- Publication number
- JPS59231951A JPS59231951A JP58107131A JP10713183A JPS59231951A JP S59231951 A JPS59231951 A JP S59231951A JP 58107131 A JP58107131 A JP 58107131A JP 10713183 A JP10713183 A JP 10713183A JP S59231951 A JPS59231951 A JP S59231951A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- word
- control information
- control
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/12—Arrangements providing for calling or supervisory signals
- H04J3/125—One of the channel pulses or the synchronisation pulse is also used for transmitting monitoring or supervisory signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はサイリフリックディジタル情報伝送装置に係り
、特にサイクリックに伝送する制御情報が複数ワードの
場合、制御情報を受信するレスポンス時間を短く出来る
情報伝送方式に関する。
、特にサイクリックに伝送する制御情報が複数ワードの
場合、制御情報を受信するレスポンス時間を短く出来る
情報伝送方式に関する。
（ｂ） 従来技術と問題点
近年、サイクリックディジタル情報伝送装置の制御情報
の伝送符号フォーマットは複数ワードで構成するように
なってきた。
の伝送符号フォーマットは複数ワードで構成するように
なってきた。
第１図は従来例のサイクリックディジタル情報゛伝送装
置のブロック図、第２０拡第１図の場合の制御情報の伝
送符号フォーマットである。
置のブロック図、第２０拡第１図の場合の制御情報の伝
送符号フォーマットである。
図中１は走査ゲート、２は同期信号発生回路、３はタイ
ミング制御回路、４．１３はビットカウンタ、５はワー
ド厘（番号）カウンタ、６．１５はレジスタ、７はオア
回路、８は変調器、９は伝送路、１０は復調器、１１は
同期信号検出回路、１２はタイミング検出回路、１４は
検定回路、１６はゲート回路を示す。
ミング制御回路、４．１３はビットカウンタ、５はワー
ド厘（番号）カウンタ、６．１５はレジスタ、７はオア
回路、８は変調器、９は伝送路、１０は復調器、１１は
同期信号検出回路、１２はタイミング検出回路、１４は
検定回路、１６はゲート回路を示す。
今、制御情報が１０ワードの場合の例にき説明する。第
２図のａの同期ワードを同期信号発生回路２より発生し
、オア回路７．変調器８．伝送路９を介して受信側に送
信し、次に走査ゲート１を介しレジスタ６に記憶された
制御情報の厘１のワードに、ワードムカクンタ５よシレ
ジスタ６に記憶した番号Ａ１を付加した厘１のワードを
オア回路７．変調器８．伝送路９を介して受信側に送信
し、次はワード嵐カウンタ５よシの信号により走査ゲー
ト１にてム２のワードをレジスタ６に記憶さすと同時に
ワード嵐カウンタ５よシレジスタ６に記憶１７た番号に
２を付加したＡ２のワードをオア回路７．変調器８．伝
送路９を介して受信側に送信する。このような動作を４
１０のワード迄繰返し、次はワード嵐カウンタ５よシの
信号によシ同期信号発生回路２より同期ワードを発生さ
せオア回路７．Ｉ変調器８．伝送路９を介して受信側に
送信すると共に、走査ゲート１を介しＡ１のワードをレ
ジスタ６に記憶させ、上記説明した方法で同期ワード、
次にＡ１のワードを送出する。
２図のａの同期ワードを同期信号発生回路２より発生し
、オア回路７．変調器８．伝送路９を介して受信側に送
信し、次に走査ゲート１を介しレジスタ６に記憶された
制御情報の厘１のワードに、ワードムカクンタ５よシレ
ジスタ６に記憶した番号Ａ１を付加した厘１のワードを
オア回路７．変調器８．伝送路９を介して受信側に送信
し、次はワード嵐カウンタ５よシの信号により走査ゲー
ト１にてム２のワードをレジスタ６に記憶さすと同時に
ワード嵐カウンタ５よシレジスタ６に記憶１７た番号に
２を付加したＡ２のワードをオア回路７．変調器８．伝
送路９を介して受信側に送信する。このような動作を４
１０のワード迄繰返し、次はワード嵐カウンタ５よシの
信号によシ同期信号発生回路２より同期ワードを発生さ
せオア回路７．Ｉ変調器８．伝送路９を介して受信側に
送信すると共に、走査ゲート１を介しＡ１のワードをレ
ジスタ６に記憶させ、上記説明した方法で同期ワード、
次にＡ１のワードを送出する。
このようにすることによシ、サイクリックに伝送する制
御情報の伝送符号フォーマットは第２図に示す如くなる
。尚、ワード嵐カウンタ５のカウント動作は走査ゲート
１を介しレジスタ６に記憶される１ワ一ド分のビットを
、タイミング制御回路３のタイミング信号でビットカウ
ンタ４がカウントすると、信号をワード嵐カウンタ５に
送シ、ワード厘カウンタ５は１ワ一ド分の制御情報がレ
ジスタ６に記憶されたことを認識し、ワードの番号をレ
ジスタ６に記憶させ、カウントアツプし、走査ゲート１
と制御し、次の煮（番号）のワードのデータをレジスタ
６に送らせる。勿論レジスタ６に記憶されたデータは、
タイミング制御回路３よシのタイミング信号によシ遂時
オア回路７に送られる。
御情報の伝送符号フォーマットは第２図に示す如くなる
。尚、ワード嵐カウンタ５のカウント動作は走査ゲート
１を介しレジスタ６に記憶される１ワ一ド分のビットを
、タイミング制御回路３のタイミング信号でビットカウ
ンタ４がカウントすると、信号をワード嵐カウンタ５に
送シ、ワード厘カウンタ５は１ワ一ド分の制御情報がレ
ジスタ６に記憶されたことを認識し、ワードの番号をレ
ジスタ６に記憶させ、カウントアツプし、走査ゲート１
と制御し、次の煮（番号）のワードのデータをレジスタ
６に送らせる。勿論レジスタ６に記憶されたデータは、
タイミング制御回路３よシのタイミング信号によシ遂時
オア回路７に送られる。
又、制御情報がない時は内容が０の１６制御情報ワード
を１０ワード送信する。
を１０ワード送信する。
受信側では復調器１０にて復調し、同期信号検出回路１
１にて同期ワードを検出し、タイミング検出回路１２に
てタイミング信号を検出し、このタイミング信号で送ら
れてきた屈１のワードよシ遂時レジスタ１５に記憶する
と同時にビットカウンタ１３にて記憶されるビットをカ
ウントし、嵐１のワードが記憶され終った所で検定回路
１４にてパリティエラー等を検定し、タート回路１６を
介して鳥１のワードのワード番号及びデータを送出する
。このような動作はＡ１０のワード迄繰返見される。こ
のようにして１ｏワードの制御情報を受信する。しかし
、最悪の場合、第２図ａの同期ワードを送った次の制御
情報すのＡ１のワードを送る時は制御情報が無く、０を
送っている時制御情報が第１図の走査ゲート１に送られ
てきてもこの制御情報は、第２図Ｃの同期ワードの次の
第２図ｄの制御情報を送る時間に送られることになり、
受信側で制−情報を受は取るレスポンス時間は、ｌＯワ
ード送出時間×２＋同期ワード送出時間かかることにな
る。従って最悪の場合でなくとも、このような方式では
、レスポンス時間は１゜ワード送出時間十同期ワード＋
ａの送出時間がかがカ、制御情報を受は取るレスポンス
時間が長くなる欠点がある。
１にて同期ワードを検出し、タイミング検出回路１２に
てタイミング信号を検出し、このタイミング信号で送ら
れてきた屈１のワードよシ遂時レジスタ１５に記憶する
と同時にビットカウンタ１３にて記憶されるビットをカ
ウントし、嵐１のワードが記憶され終った所で検定回路
１４にてパリティエラー等を検定し、タート回路１６を
介して鳥１のワードのワード番号及びデータを送出する
。このような動作はＡ１０のワード迄繰返見される。こ
のようにして１ｏワードの制御情報を受信する。しかし
、最悪の場合、第２図ａの同期ワードを送った次の制御
情報すのＡ１のワードを送る時は制御情報が無く、０を
送っている時制御情報が第１図の走査ゲート１に送られ
てきてもこの制御情報は、第２図Ｃの同期ワードの次の
第２図ｄの制御情報を送る時間に送られることになり、
受信側で制−情報を受は取るレスポンス時間は、ｌＯワ
ード送出時間×２＋同期ワード送出時間かかることにな
る。従って最悪の場合でなくとも、このような方式では
、レスポンス時間は１゜ワード送出時間十同期ワード＋
ａの送出時間がかがカ、制御情報を受は取るレスポンス
時間が長くなる欠点がある。
（ｅ） 発明の目的
本発明の目的は上記の欠点に鑑み、サイクリックに伝送
する制御情報を受信するレスポンス時間を短く出来る情
報伝送方式の提供にある。
する制御情報を受信するレスポンス時間を短く出来る情
報伝送方式の提供にある。
（ｄ） 発明の構成
本発明は上記の目的を達成するために、サイクリックに
伝送する制御情報がない時は常に同期ワードを送出して
おシ、制御情報が来た時は直ちに同期ワードの次に該制
御情報を送出する手段を設けたことを特徴とする。
伝送する制御情報がない時は常に同期ワードを送出して
おシ、制御情報が来た時は直ちに同期ワードの次に該制
御情報を送出する手段を設けたことを特徴とする。
（ｅ） 発明の実施例
以下、本発明の一実施例につき図に従って説明する。第
３図は本発明の実施例のサイクリックディジタル情報伝
送装置のブロック図、第４図は第３図の場合の制御情報
の伝送符号フォーマットである。
３図は本発明の実施例のサイクリックディジタル情報伝
送装置のブロック図、第４図は第３図の場合の制御情報
の伝送符号フォーマットである。
図中、第１図と同一機能のものは同一記号で示す。３′
はタイミング制御回路、５′はワード扁カウンタ、１７
はメモリ、１８は制御判定回路、１９゜２１はノット回
路、２ｏはアンド回路を示す。
はタイミング制御回路、５′はワード扁カウンタ、１７
はメモリ、１８は制御判定回路、１９゜２１はノット回
路、２ｏはアンド回路を示す。
制御情報が１０ワードの場合の例で、以下説明する。制
御情報がない時、走査ゲート１を介しメモリ１７に記憶
された１ワ一ド分の００データを制御判定回路１７で判
定し、この時は０レベルを出力しアンド回路２ｏよシｏ
レベルを出方し、タイミング制御回路３′の動作を停止
すると共にノット回路２１にてルベルとなった信号を同
期信号発生回路２１に送り、同期ワードを次々とオア回
路７．変調器８．伝送路９を介して受信側に送出する。
御情報がない時、走査ゲート１を介しメモリ１７に記憶
された１ワ一ド分の００データを制御判定回路１７で判
定し、この時は０レベルを出力しアンド回路２ｏよシｏ
レベルを出方し、タイミング制御回路３′の動作を停止
すると共にノット回路２１にてルベルとなった信号を同
期信号発生回路２１に送り、同期ワードを次々とオア回
路７．変調器８．伝送路９を介して受信側に送出する。
制御情報が送られてくると走査ゲート１を介してメモリ
ー７に記憶された厘１のワードを制御判定回路１８で制
御情報有シと判定し、ルベルを出力する。このルベルは
アンド回路２０を介してタイミング制御回路３′に送ら
れ、タイミング制御回路３′ハ動作を開始し、メモリー
７に記憶された厘１のワードのデータをレジスタ６に記
憶さぜると共にビットカウンタ４が記憶された１ワ一ド
分のビットをカウントし、信号をワード嵐カウンタ５′
に送シワードの番号をレジスタ６に記憶さすと同時にカ
ウントアツプし、走査ゲート１を制■１シ、次のＡ２の
データをレジスタ６に送らせる。レジスタ６に記憶され
た扁１の符号を付加された五１のワードのデータはタイ
ミング回路３よシのタイミング信号によシ遂時オア回路
７．変調器８．伝送路９を介して受信側に送られる。以
上のような動作を蔦１０のワードのデータ迄繰返えす。
ー７に記憶された厘１のワードを制御判定回路１８で制
御情報有シと判定し、ルベルを出力する。このルベルは
アンド回路２０を介してタイミング制御回路３′に送ら
れ、タイミング制御回路３′ハ動作を開始し、メモリー
７に記憶された厘１のワードのデータをレジスタ６に記
憶さぜると共にビットカウンタ４が記憶された１ワ一ド
分のビットをカウントし、信号をワード嵐カウンタ５′
に送シワードの番号をレジスタ６に記憶さすと同時にカ
ウントアツプし、走査ゲート１を制■１シ、次のＡ２の
データをレジスタ６に送らせる。レジスタ６に記憶され
た扁１の符号を付加された五１のワードのデータはタイ
ミング回路３よシのタイミング信号によシ遂時オア回路
７．変調器８．伝送路９を介して受信側に送られる。以
上のような動作を蔦１０のワードのデータ迄繰返えす。
ワード厘カウンタ５′はム１〜ＪＫ １０のワード１
をカウントしている時はＯレベルを送出し
、ノット回路１９を介争てアンド回路２０にはルベルを
送出しており、次の１ワードはルベルを送出し、ノット
回路１９を介してアンド回路２０には０レベルを送出し
、アンド回路２０の出力をＯレベルとし、タイミング制
御回路３′の動作を停止すると共に同期信号発生回路２
にはノット回路２１を介してルベルを送り、同期ワード
をオア回路７、変調器８．伝送路９を介して受信側に送
出する。次はワード嵐カウンタぎはノット回路１９を介
してアンド回路２０にはルベルを送出してい乙。この時
制御情報があれば、この制御情報のノ駈１〜扁１０のワ
ードのデータを上記の方法で受信側に送出し、制御情報
がなければ上記の方法で受信側には同期ワードを送出し
続ける。
をカウントしている時はＯレベルを送出し
、ノット回路１９を介争てアンド回路２０にはルベルを
送出しており、次の１ワードはルベルを送出し、ノット
回路１９を介してアンド回路２０には０レベルを送出し
、アンド回路２０の出力をＯレベルとし、タイミング制
御回路３′の動作を停止すると共に同期信号発生回路２
にはノット回路２１を介してルベルを送り、同期ワード
をオア回路７、変調器８．伝送路９を介して受信側に送
出する。次はワード嵐カウンタぎはノット回路１９を介
してアンド回路２０にはルベルを送出してい乙。この時
制御情報があれば、この制御情報のノ駈１〜扁１０のワ
ードのデータを上記の方法で受信側に送出し、制御情報
がなければ上記の方法で受信側には同期ワードを送出し
続ける。
このようにす、もことによシ、制御情報の伝送符号のフ
ォーマットは第４図に示す如く、制御情報がなければ同
期ワードを送シ続け、制御情報が来れば直ちにこの制御
情報のＡ１〜＆１０のワードを送出する。
ォーマットは第４図に示す如く、制御情報がなければ同
期ワードを送シ続け、制御情報が来れば直ちにこの制御
情報のＡ１〜＆１０のワードを送出する。
受信側では同期ワードが送信されている間は同期信号検
出回路ＩＪにて同期ワードを横用し、同期状態を保って
２シ、制御情報が送られてくると従来の場合と同様の動
作を行ないレジスタ１５に記憶されるＪｆ １〜Ａ１０
のワード厘を付されたワードのデータを次々とゲート回
路１６を介して出力し制御情報を受信する。
出回路ＩＪにて同期ワードを横用し、同期状態を保って
２シ、制御情報が送られてくると従来の場合と同様の動
作を行ないレジスタ１５に記憶されるＪｆ １〜Ａ１０
のワード厘を付されたワードのデータを次々とゲート回
路１６を介して出力し制御情報を受信する。
このようにすれば制御情報が第３図の走査ゲートｌに送
られてくると、直ちに制御情報を送出するので受信側で
制御情報を受は取る最大レスポンス時間は１０ワード送
出時間十同期ワード送出時間となり、１／スポンス時間
は従来の場合（Ｃ比し非常に短く出来る。
られてくると、直ちに制御情報を送出するので受信側で
制御情報を受は取る最大レスポンス時間は１０ワード送
出時間十同期ワード送出時間となり、１／スポンス時間
は従来の場合（Ｃ比し非常に短く出来る。
（ｆ） 発明の効果
以上詳細に説明せる如く本発明によれば、特に制御情報
のワード数が多い場合は、制御情報のレスポンス時間を
非常に短く出来る効果がある。
のワード数が多い場合は、制御情報のレスポンス時間を
非常に短く出来る効果がある。
第１図は従来例のサイクリックディジタル情報伝送装置
のブロック図、第２図は第１図の場合の制御情報の伝送
符号フォーマット、第３図は本発明の実ｌｌ＆例のサイ
クリックディジタル情報伝送装置のブロック図、第４図
は第３図の場合の制御情報の伝送符号のフォーマットで
ある。 図中１は走査ゲート、２は同期信号発生回路、３．３′
はタイミング制御回路、４．１３はビットカウンタ、５
．５”［ワードＡ≦（番号）カウンタ、６．１５はレジ
スタ、７はオア回路、８・は変調器、９は伝送路、１０
は後調器、１１は同期信号検出回路、１２はタイミング
検出回路、１４は検定回路、１６はゲート回路、１７は
メモリ、１８は制御判定回路、１９，２１はノット回路
、２ｏはアンド回路を示す。
のブロック図、第２図は第１図の場合の制御情報の伝送
符号フォーマット、第３図は本発明の実ｌｌ＆例のサイ
クリックディジタル情報伝送装置のブロック図、第４図
は第３図の場合の制御情報の伝送符号のフォーマットで
ある。 図中１は走査ゲート、２は同期信号発生回路、３．３′
はタイミング制御回路、４．１３はビットカウンタ、５
．５”［ワードＡ≦（番号）カウンタ、６．１５はレジ
スタ、７はオア回路、８・は変調器、９は伝送路、１０
は後調器、１１は同期信号検出回路、１２はタイミング
検出回路、１４は検定回路、１６はゲート回路、１７は
メモリ、１８は制御判定回路、１９，２１はノット回路
、２ｏはアンド回路を示す。
Claims (1)
- サイクリックディジタル情報伝送装置において、制御情
報がない時は同期ワードを送出しておシ、制御情報が来
た時は直ちに同期ワードの次に該制御情報を送出する手
段を設けたことを特徴とする情報伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58107131A JPS59231951A (ja) | 1983-06-15 | 1983-06-15 | 情報伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58107131A JPS59231951A (ja) | 1983-06-15 | 1983-06-15 | 情報伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59231951A true JPS59231951A (ja) | 1984-12-26 |
Family
ID=14451286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58107131A Pending JPS59231951A (ja) | 1983-06-15 | 1983-06-15 | 情報伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59231951A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932512A (ja) * | 1972-07-25 | 1974-03-25 | ||
| JPS586636A (ja) * | 1981-07-02 | 1983-01-14 | Mitsubishi Electric Corp | 遠方監視制御装置のデ−タ伝送方式 |
-
1983
- 1983-06-15 JP JP58107131A patent/JPS59231951A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932512A (ja) * | 1972-07-25 | 1974-03-25 | ||
| JPS586636A (ja) * | 1981-07-02 | 1983-01-14 | Mitsubishi Electric Corp | 遠方監視制御装置のデ−タ伝送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0124594A1 (en) | METHOD AND APPARATUS FOR TRANSMITTING AND RECEIVING INFORMATION MESSAGES. | |
| US4392226A (en) | Multiple source clock encoded communications error detection circuit | |
| GB1469465A (en) | Detection of errors in digital information transmission systems | |
| JPH10145458A (ja) | パケット通信用ｔ１ネットワークのループバック装置 | |
| JPS59231951A (ja) | 情報伝送方式 | |
| EP0299265A2 (en) | Receiver synchronization in encoder/decoder | |
| JP2000269988A (ja) | 同報通信データ転送システム | |
| US3396368A (en) | Electrical signalling arrangement for control of tape transmission system | |
| JPS592417B2 (ja) | 通信同期方式 | |
| JPS6014551A (ja) | デ−タ伝送方式 | |
| JPS6239581B2 (ja) | ||
| JPS60226249A (ja) | デ−タ伝送方式 | |
| JP2973725B2 (ja) | サブフレーム同期信号検出回路 | |
| JPH02295325A (ja) | データモニタ装置 | |
| JPS5631264A (en) | Composite transmission system of data and sound | |
| JPS5955655A (ja) | デ−タ伝送方式 | |
| JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
| JP2843449B2 (ja) | データ転送装置 | |
| JPS59135561A (ja) | 回線制御信号検出，送信回路 | |
| JPH066341A (ja) | 調歩同期方式通信のための受信回路 | |
| JPS58190155A (ja) | フオルトロケ−シヨン方式 | |
| EP0417918A2 (en) | Data receiver interface circuit | |
| JPH06177941A (ja) | ホーム・バス・コントローラ | |
| JPS592461A (ja) | 擬似同期防止方式 | |
| JPH05244226A (ja) | アラーム通信システム |