JPS59231629A - マイクロプログラム制御チヤネル装置 - Google Patents
マイクロプログラム制御チヤネル装置Info
- Publication number
- JPS59231629A JPS59231629A JP58106063A JP10606383A JPS59231629A JP S59231629 A JPS59231629 A JP S59231629A JP 58106063 A JP58106063 A JP 58106063A JP 10606383 A JP10606383 A JP 10606383A JP S59231629 A JPS59231629 A JP S59231629A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- rom
- program
- memory
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はマイクロプログラムによす制御されるチャネ
ルに関するものである。
ルに関するものである。
従来、この棟のチャネルとして第１図に示すものがあっ
た。図において＋１） 、 （２） 、 ＋３）はそれ
ぞれチャネル、（４）は共通のシステムバス、Ｑｌ）
、 ０１） 、 ＯＣはそれぞれ各チャネル（１） 、
（２） 、 （３）を制御するマイクロプログラムを
格納するプログラムメモリて、これらプログラムメモリ
線従来は不揮発性（［源断の状態でもメモリが保持され
る）のＲＯＭ （ＲｅａｄＯｎｌｙ Ｍｅｍｏｒｙ ）
で構成された。第１図に示す装置の動作は従来よく知ら
れているので、その一般的説明を省略する。
た。図において＋１） 、 （２） 、 ＋３）はそれ
ぞれチャネル、（４）は共通のシステムバス、Ｑｌ）
、 ０１） 、 ＯＣはそれぞれ各チャネル（１） 、
（２） 、 （３）を制御するマイクロプログラムを
格納するプログラムメモリて、これらプログラムメモリ
線従来は不揮発性（［源断の状態でもメモリが保持され
る）のＲＯＭ （ＲｅａｄＯｎｌｙ Ｍｅｍｏｒｙ ）
で構成された。第１図に示す装置の動作は従来よく知ら
れているので、その一般的説明を省略する。
従来の装置祉以上のように構成されているため、マイク
ロプログラムを変更しようとする時、又はマイクロプロ
グラムに不具合が生じこれを修正しようとする場合には
、ＲＯＭを取外して新しいＲＯＭと交換しなければなら
ぬ。この交換を見込んでＲＯＭをプリント基板に装着す
るためにＩＣソケットを使用すると、ＲＯＭをプリント
基板に直接半田付した場合より信頼性が低下するし、ま
た、ＲＯＭがプリント基板に直接半田付しである場合は
半田をとかしてＲＯＭの足をスルーホールから抜くため
に、スルーホールに過度の熱負荷が加わシ易く、この場
合も亦信頼性が低下するという欠点があった。
ロプログラムを変更しようとする時、又はマイクロプロ
グラムに不具合が生じこれを修正しようとする場合には
、ＲＯＭを取外して新しいＲＯＭと交換しなければなら
ぬ。この交換を見込んでＲＯＭをプリント基板に装着す
るためにＩＣソケットを使用すると、ＲＯＭをプリント
基板に直接半田付した場合より信頼性が低下するし、ま
た、ＲＯＭがプリント基板に直接半田付しである場合は
半田をとかしてＲＯＭの足をスルーホールから抜くため
に、スルーホールに過度の熱負荷が加わシ易く、この場
合も亦信頼性が低下するという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、チャネル内部のプログラムメモリ
としては読出し書込みが可能なＲＡＭ （Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ） を備えて１プロ
グラムを変更するときはＲＡＰｉｌへ新しく書込みを行
えばよいようにし、チャネル外部にＲＯＭを備え、電源
断の状態でＲＡＭのメモリが消滅するので、電源を再接
続した場合ＲＯＭからＲＡＭ −、の書込みを行う装置
を備えた。このように構成すると、プログラムを変更す
るときＲＯＭの取換えを行わねばならぬが、この場合の
ＲＯＭ ＆′ｉチャネル外部に存在するので、これを取
換える作業が原因となって装置の信頼性が低下するとい
う事態は発生しない。
めになされたもので、チャネル内部のプログラムメモリ
としては読出し書込みが可能なＲＡＭ （Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ） を備えて１プロ
グラムを変更するときはＲＡＰｉｌへ新しく書込みを行
えばよいようにし、チャネル外部にＲＯＭを備え、電源
断の状態でＲＡＭのメモリが消滅するので、電源を再接
続した場合ＲＯＭからＲＡＭ −、の書込みを行う装置
を備えた。このように構成すると、プログラムを変更す
るときＲＯＭの取換えを行わねばならぬが、この場合の
ＲＯＭ ＆′ｉチャネル外部に存在するので、これを取
換える作業が原因となって装置の信頼性が低下するとい
う事態は発生しない。
〔発明の実施例〕
以下この発明の実施例を図面について説明する。
第２図はこの発明の一実施例を示すブロック図で、第１
図と同一符号は同−又は相当部分を示し、Ｑ２゜（イ）
、Ｏ躇はそれぞれプログラムメモリとして用いられたＲ
ＡＭ 、αａ、ｗ、０３はチャネルの種類を識別するた
めの識別コードレジスタ、（５）はサービスプロセッサ
で、（５１） 、 （５２）はマイクロプログラムを格
納するためのＲＯＭである。
図と同一符号は同−又は相当部分を示し、Ｑ２゜（イ）
、Ｏ躇はそれぞれプログラムメモリとして用いられたＲ
ＡＭ 、αａ、ｗ、０３はチャネルの種類を識別するた
めの識別コードレジスタ、（５）はサービスプロセッサ
で、（５１） 、 （５２）はマイクロプログラムを格
納するためのＲＯＭである。
システムの電源が断となって、ＲＡＭ Ｑ２１ ＠ ＋
９２の内容が消滅した後、電源が再接続されると、シ
ステムの初期化プログラムが読出されて実行されるが、
この初期化プログラムにおいて、サービスプロセッサ（
５）はＲＯＭ （５１） 、 （５２）の内容のうち各
ＲＡＭ’（１２、Ｕ Ｉ Ｕ″４で必散とするものをそ
れぞれのＲＡＭへ書込む。この書込の時のチャネルアド
レスとして各識別コードレジスタ（ｔ：＋ ＋ ｅｄ
＋ ｏ＊に設定されている各識別コードを各アドレスと
システムバス（４）に送出するので、このアドレス信号
が当該チャネルの識別コードレジスタに設定されている
コードに合致したデータだけが当該チャネルのＲＡＭに
書込まれる。この初期化プログラムが実行された後は、
第２図の装置の動作は第１図の装置の動作と同様である
。
９２の内容が消滅した後、電源が再接続されると、シ
ステムの初期化プログラムが読出されて実行されるが、
この初期化プログラムにおいて、サービスプロセッサ（
５）はＲＯＭ （５１） 、 （５２）の内容のうち各
ＲＡＭ’（１２、Ｕ Ｉ Ｕ″４で必散とするものをそ
れぞれのＲＡＭへ書込む。この書込の時のチャネルアド
レスとして各識別コードレジスタ（ｔ：＋ ＋ ｅｄ
＋ ｏ＊に設定されている各識別コードを各アドレスと
システムバス（４）に送出するので、このアドレス信号
が当該チャネルの識別コードレジスタに設定されている
コードに合致したデータだけが当該チャネルのＲＡＭに
書込まれる。この初期化プログラムが実行された後は、
第２図の装置の動作は第１図の装置の動作と同様である
。
サービスプロセッサ（５）のＲＯＭ （５１） 、 （
５２）はＩＣソケットを介して取付けられる。そして、
プフグラムに不具合が発生した場合は、サービスプロセ
ッサ（５）にあるＲＯＭをＩＣソケットから外し、正し
いＲＯＭと交換した上で、システムの初期化プログラム
を実施すればよい。この間、各チャネルのハードウェア
には一切手を加えることがないので、その信頼性を品〈
維持することができる。また、同一プログラムで動作す
るチャネルが複数台ある時には、これら複数台のチャネ
ルのＲＡＭに対しては共通なＲＯＭが一台分あればよい
。
５２）はＩＣソケットを介して取付けられる。そして、
プフグラムに不具合が発生した場合は、サービスプロセ
ッサ（５）にあるＲＯＭをＩＣソケットから外し、正し
いＲＯＭと交換した上で、システムの初期化プログラム
を実施すればよい。この間、各チャネルのハードウェア
には一切手を加えることがないので、その信頼性を品〈
維持することができる。また、同一プログラムで動作す
るチャネルが複数台ある時には、これら複数台のチャネ
ルのＲＡＭに対しては共通なＲＯＭが一台分あればよい
。
なお、上記実施例ではサービスプロセッサ（５）から各
チャネルのチャネルアドレスを指定する場合、各チャネ
ルに設けられｆｃ識別コードレジスタの内容とアドレス
信号との一致を比較するとしたが、他の方法でチャネル
アドレスを指定してもよい。
チャネルのチャネルアドレスを指定する場合、各チャネ
ルに設けられｆｃ識別コードレジスタの内容とアドレス
信号との一致を比較するとしたが、他の方法でチャネル
アドレスを指定してもよい。
また、上記実施例ではマイクロプログラムを格ｆｊ’ｌ
−ｆるＩｔＯＭをサービスプロセッサに（ｇ！＋えたが
、このよう々特別のものによらずともこのＲＯＭはチャ
ネル外に備えられればよく、たとえばＣＰＵの内部に備
えてもよい。
−ｆるＩｔＯＭをサービスプロセッサに（ｇ！＋えたが
、このよう々特別のものによらずともこのＲＯＭはチャ
ネル外に備えられればよく、たとえばＣＰＵの内部に備
えてもよい。
以上のようにこの発明によれば、チャネルのマイクロプ
ログラムを格納するためのＩｔＯＭをチャネルの外部に
備え、チャネルの内部にそのプログラムメモリとしての
ＲＡＭを備え、この１ｔＡＩＪはチャネル内部のプリン
ト基板に半田付けで固定し、上記ＲＯＭからその内容を
ロードできるようにしたので、チャネル内のメモＩＪ
Ｉ Ｃを交換する盛装がなくな９、信頼性の高い計算機
システムが得られる。
ログラムを格納するためのＩｔＯＭをチャネルの外部に
備え、チャネルの内部にそのプログラムメモリとしての
ＲＡＭを備え、この１ｔＡＩＪはチャネル内部のプリン
ト基板に半田付けで固定し、上記ＲＯＭからその内容を
ロードできるようにしたので、チャネル内のメモＩＪ
Ｉ Ｃを交換する盛装がなくな９、信頼性の高い計算機
システムが得られる。
第１図は従来の装置を示すブロック図、第２図はこの発
明の一実施例を示すブロック図である。 ｌｉｔ 、 （２） 、 （３）−・・それぞれチャネ
ル、（１２，（ハ）、０擾・−・プログラムメモリとし
てのＲＡＭ、１４）・・・システムバス、 １５）・・
・サービスプロセッサ、（５１） 、 （５２）・・・
マイクロプログラムを格納するだめのＲＯＭ ０尚、各
図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄
明の一実施例を示すブロック図である。 ｌｉｔ 、 （２） 、 （３）−・・それぞれチャネ
ル、（１２，（ハ）、０擾・−・プログラムメモリとし
てのＲＡＭ、１４）・・・システムバス、 １５）・・
・サービスプロセッサ、（５１） 、 （５２）・・・
マイクロプログラムを格納するだめのＲＯＭ ０尚、各
図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄
Claims (1)
- システムバスに接続され、マイクロプログラムの指令に
従って制御を行うチャネルと、このチャネル内に設けら
れ当該チャネルの制御動作を指令するマイクロプログラ
ムを格納するＲＡＭと、上記チャネルの外部に設けられ
上記チャネルと上記システムバスを介して接続され、上
記ＲＡＭの内容と同一の内容を不揮発的に記憶するＲＯ
Ｍと、このＲＯＭの内容を上記ＲＡＭに書込む手段とを
備えたマイクロプログラム制御チャネル装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106063A JPS59231629A (ja) | 1983-06-14 | 1983-06-14 | マイクロプログラム制御チヤネル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106063A JPS59231629A (ja) | 1983-06-14 | 1983-06-14 | マイクロプログラム制御チヤネル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59231629A true JPS59231629A (ja) | 1984-12-26 |
Family
ID=14424149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58106063A Pending JPS59231629A (ja) | 1983-06-14 | 1983-06-14 | マイクロプログラム制御チヤネル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59231629A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6477073B1 (en) * | 1997-05-30 | 2002-11-05 | Micron Technology, Inc. | 256 meg dynamic random access memory |
-
1983
- 1983-06-14 JP JP58106063A patent/JPS59231629A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6477073B1 (en) * | 1997-05-30 | 2002-11-05 | Micron Technology, Inc. | 256 meg dynamic random access memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
| EP0818731A1 (en) | Memory board, memory access method and memory access device | |
| JPS59185083A (ja) | メモリ・パツクのアドレス指定装置 | |
| JP3519954B2 (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
| JPS59231629A (ja) | マイクロプログラム制御チヤネル装置 | |
| JPS58211232A (ja) | マイクロコンピユ−タ出力回路 | |
| JPS5945694A (ja) | Ｒｏｍ読出し情報変更方式 | |
| JP2587468B2 (ja) | ロツクデータ設定装置 | |
| JPS5816349A (ja) | メモリ拡張代替方式 | |
| JP2001350673A (ja) | フラッシュメモリアクセス制御方法 | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
| JP3001464B2 (ja) | マイクロプロセッサ装置 | |
| JPH05189584A (ja) | マイクロコンピュータ | |
| JPS6132158A (ja) | 共通バスのアドレス設定回路 | |
| JPH1039958A (ja) | リセット装置 | |
| JP2000047896A (ja) | 装置固有情報の設定装置 | |
| JPH0250495B2 (ja) | ||
| JP2000163366A (ja) | バス・スヌープ制御回路 | |
| JPH02207344A (ja) | ソフトウェア開発支援装置 | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JP2002318779A (ja) | デバイス装置とそのレジスタのアクセス方法 | |
| JPS6345651A (ja) | メモリアクセス方式 | |
| JPS6385958A (ja) | システム制御方式 | |
| JPS60112148A (ja) | メモリ装置 | |
| GB2347529A (en) | Testing computer memory involves dynamically reconfiguring the memory properties |