JPS59228408A - 電界効果トランジスタ増幅器 - Google Patents
電界効果トランジスタ増幅器Info
- Publication number
- JPS59228408A JPS59228408A JP58102595A JP10259583A JPS59228408A JP S59228408 A JPS59228408 A JP S59228408A JP 58102595 A JP58102595 A JP 58102595A JP 10259583 A JP10259583 A JP 10259583A JP S59228408 A JPS59228408 A JP S59228408A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- section
- amplifier
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、電界効果トランジスタ（以下ＦＥＴと言う）
を用いた増幅器に係シ、特にモノリシック集積回路に好
適な広帯域増幅器に関する。
を用いた増幅器に係シ、特にモノリシック集積回路に好
適な広帯域増幅器に関する。
１９７８年、Ｅ、 ＴＪｌｒｉｃｈ等が提案しくＥ、Ｕ
ｌｒｉｃｈ他Ｍｉｃｒｏｗａｖｅｓ ｐ ６６ （’７
ｇ ）た広帯域増幅器を改良したＩＣ回路がある（西馬
他電子通信学会研究報告ＭＷ８０−８８）。
ｌｒｉｃｈ他Ｍｉｃｒｏｗａｖｅｓ ｐ ６６ （’７
ｇ ）た広帯域増幅器を改良したＩＣ回路がある（西馬
他電子通信学会研究報告ＭＷ８０−８８）。
第１図にこのＩＣの回路図を示す。抵抗３０と容量２０
からなる負帰還回路とＦＥＴｌ０で構成される。この回
路方式の欠点は、（１）容量２０が５０１）Ｆ程度と大
きいことで文献２で示す様にＩＣの半分近くを占る。（
１１）使用する時は第２図に示す様に、直流カート容量
５０．５１とゲートバイアスインダクタンス４０．ドレ
インバイアスインダクタンス４１で構成されるバイアス
回路をＩＣ９０の外に付けなければならない。このバイ
アス回路定数は帯域を広げようとすると大きくなシ集積
化が難しい。（ｌｉｉ）ソースフォロワＦＥＴ０負荷が
通常５０Ωと低いため利得が小さい。
からなる負帰還回路とＦＥＴｌ０で構成される。この回
路方式の欠点は、（１）容量２０が５０１）Ｆ程度と大
きいことで文献２で示す様にＩＣの半分近くを占る。（
１１）使用する時は第２図に示す様に、直流カート容量
５０．５１とゲートバイアスインダクタンス４０．ドレ
インバイアスインダクタンス４１で構成されるバイアス
回路をＩＣ９０の外に付けなければならない。このバイ
アス回路定数は帯域を広げようとすると大きくなシ集積
化が難しい。（ｌｉｉ）ソースフォロワＦＥＴ０負荷が
通常５０Ωと低いため利得が小さい。
これを改善したものとして第３図のレベルシフト付ソー
スフォロワを付加し、容量をなくしかつ外付は直流バイ
アス回路を不必要とする広帯域増幅器が考えられる。こ
の回路は、抵抗６００を負荷とするソース接地ＰＥＴ
１００と、ダイオード３００〜３４０をレベルシフト回
路とし、ＦＥＴ５００を電流源とするソースフォロワＦ
Ｅ Ｔ ２００と、負帰還抵抗４００で構成される。
スフォロワを付加し、容量をなくしかつ外付は直流バイ
アス回路を不必要とする広帯域増幅器が考えられる。こ
の回路は、抵抗６００を負荷とするソース接地ＰＥＴ
１００と、ダイオード３００〜３４０をレベルシフト回
路とし、ＦＥＴ５００を電流源とするソースフォロワＦ
Ｅ Ｔ ２００と、負帰還抵抗４００で構成される。
この回路の欠点は、ＦＥＴ１００のグランドに対し電源
端子３．４と２電源を必要とすることである。
端子３．４と２電源を必要とすることである。
本発明の目的は、上記従来技術の欠点を改善し入力整合
容易で、大容量を必要とせず外付は直流バイアス回路な
しで直結可能な、１電源動作のモノリシック化に適した
広帯域増幅器を提供することである。
容易で、大容量を必要とせず外付は直流バイアス回路な
しで直結可能な、１電源動作のモノリシック化に適した
広帯域増幅器を提供することである。
第４図に本発明の原理図を示す。ソースを共通にしたＦ
ＥＴｌ００，１０１と定電流５１１と負荷抵抗６００で
構成される増幅部、ダイオード３００〜３４０のレベル
シフト回路と定電流回路５００とＦＢ’Ｉ’ ２００で
構成されるレベルシフト付ソースフォロワ部、抵抗４０
０からなる負帰還回路部からなる。この増幅器はレベル
シフト付ンースフォロワによシ高利得と伴に直流バイア
スを与える。第３図との差異は初段である。ＦＥＴ１０
０．１０１と定電流５１１からなる差動増幅回路とする
ことによシ１電源を実現している。一般にバイポーラト
ランジスタで構成される差動増幅器はその動作原理から
エミッタ接地では入力インピーダンスの低いトランジス
タの入力インピーダンスを上げるために使用される。電
界効果トランジスタではソース接地でも十分入力インピ
ーダンスが高く差動にすればよシ入カインピーダンスが
高くなる。低周波増幅器では入力インピーダンスが高い
方が良いが、高周波では入力端子１は例えば５０Ω分布
定数線路に接続されるため入力インピーダンスは例えば
５０Ωに下げる必要性がある。このため、帰還抵抗４０
０により電圧帰還をかけ入力インピーダンスを下げ例え
ば５０Ωに整合させる。とれか、バイポーラトランジス
タにはない本電界効果トランジスタ増幅器の特徴である
。
ＥＴｌ００，１０１と定電流５１１と負荷抵抗６００で
構成される増幅部、ダイオード３００〜３４０のレベル
シフト回路と定電流回路５００とＦＢ’Ｉ’ ２００で
構成されるレベルシフト付ソースフォロワ部、抵抗４０
０からなる負帰還回路部からなる。この増幅器はレベル
シフト付ンースフォロワによシ高利得と伴に直流バイア
スを与える。第３図との差異は初段である。ＦＥＴ１０
０．１０１と定電流５１１からなる差動増幅回路とする
ことによシ１電源を実現している。一般にバイポーラト
ランジスタで構成される差動増幅器はその動作原理から
エミッタ接地では入力インピーダンスの低いトランジス
タの入力インピーダンスを上げるために使用される。電
界効果トランジスタではソース接地でも十分入力インピ
ーダンスが高く差動にすればよシ入カインピーダンスが
高くなる。低周波増幅器では入力インピーダンスが高い
方が良いが、高周波では入力端子１は例えば５０Ω分布
定数線路に接続されるため入力インピーダンスは例えば
５０Ωに下げる必要性がある。このため、帰還抵抗４０
０により電圧帰還をかけ入力インピーダンスを下げ例え
ば５０Ωに整合させる。とれか、バイポーラトランジス
タにはない本電界効果トランジスタ増幅器の特徴である
。
第５図に一実施例を示す。これは、第４図の直流バイア
ス５を与えるために、ＦＢＴＩＯＩの負荷抵抗６０１、
ダイオードレベルシフト３０１〜３４１とソースフォロ
ワＦＥＴ ２０１と定電流５０１と抵抗４０１を付加し
増幅部と対称にしてレベルを供給している。本実施例で
はＦＥＴのピンチオフ電圧が一２Ｖなので、レベルシフ
トダイオードは５個であるが、ピンチオフ電圧によシダ
イオードの個数を変えて最適化可能である。負帰還抵抗
４００を適当に選べば（本実施例では３８０Ω）広帯域
に入力整合可能である。さらにこの増幅器の出力インピ
ーダンスが低く、入力バッファ増幅器として優れている
。
ス５を与えるために、ＦＢＴＩＯＩの負荷抵抗６０１、
ダイオードレベルシフト３０１〜３４１とソースフォロ
ワＦＥＴ ２０１と定電流５０１と抵抗４０１を付加し
増幅部と対称にしてレベルを供給している。本実施例で
はＦＥＴのピンチオフ電圧が一２Ｖなので、レベルシフ
トダイオードは５個であるが、ピンチオフ電圧によシダ
イオードの個数を変えて最適化可能である。負帰還抵抗
４００を適当に選べば（本実施例では３８０Ω）広帯域
に入力整合可能である。さらにこの増幅器の出力インピ
ーダンスが低く、入力バッファ増幅器として優れている
。
この増幅器の他の実施例を第６図に示す。これは、出力
端子２の反転出力を取シ出す端子６を設けた。
端子２の反転出力を取シ出す端子６を設けた。
第７図は、他の実施例でＦＥＴ１００のソースに大きな
容量７００をつけることによｐ、ＦＥＴ５００をソース
接地で動作させ、１電源で第３図と同じ動作とした。
容量７００をつけることによｐ、ＦＥＴ５００をソース
接地で動作させ、１電源で第３図と同じ動作とした。
第８図は、他の実施例で、ＦＥＴｌ０Ｉのゲートに容量
７０１を付加したもので、バイアス回路系（ＦＢＴＩＯ
ｌ、２０１．ダイオード３０１〜３４１、定電流回路５
０１．抵抗４０１）の発振をとめ安定化する。
７０１を付加したもので、バイアス回路系（ＦＢＴＩＯ
ｌ、２０１．ダイオード３０１〜３４１、定電流回路５
０１．抵抗４０１）の発振をとめ安定化する。
第９図は、第７図と第８図の実施例の組合せた実施例で
あシ、このようにしても本発明の目的を達成できる。
あシ、このようにしても本発明の目的を達成できる。
以上のごとく本願発明は電界効果トランジスタ増幅器を
差動増幅部とレベルシフト付ソースフォロワ部と電圧帰
還部から構成したので入力整合が容易で、外付はバイア
ス回路の不要な１電源動作の電界効果トランジスタ増幅
器を提供することができた。
差動増幅部とレベルシフト付ソースフォロワ部と電圧帰
還部から構成したので入力整合が容易で、外付はバイア
ス回路の不要な１電源動作の電界効果トランジスタ増幅
器を提供することができた。
第１図〜第３図は従来例、第４図は本発明の原第 １
図 ３θ 尤 ２ 図 ３ 第３ 図 第 ４− 目 葛 ５ 図 第 乙 図 遁７ 図 第 ３ 図 ｕ ９ 図
図 ３θ 尤 ２ 図 ３ 第３ 図 第 ４− 目 葛 ５ 図 第 乙 図 遁７ 図 第 ３ 図 ｕ ９ 図
Claims (1)
- ソース、ゲート、ドレイン端子を有する第１および第２
の電界効果トランジスタのソースを共通に接続し、該第
１の電界効果トランジスタのドレインに負荷抵抗とソー
ス、ゲート、ドレイン端子を有する第３の電界効果トラ
ンジスタのゲートを接続し、該第３の電界効果トランジ
スタのソースに２つの端子を有するレベルシフト回路ノ
一端ヲ接続し、該レベルシフト回路の他端と前記第１の
電界効果トランジスタのゲートを電気的に接続する帰還
回路を同一基板表面上に設けたことを特徴とする電界効
果トランジスタ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58102595A JPS59228408A (ja) | 1983-06-10 | 1983-06-10 | 電界効果トランジスタ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58102595A JPS59228408A (ja) | 1983-06-10 | 1983-06-10 | 電界効果トランジスタ増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59228408A true JPS59228408A (ja) | 1984-12-21 |
Family
ID=14331585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58102595A Pending JPS59228408A (ja) | 1983-06-10 | 1983-06-10 | 電界効果トランジスタ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59228408A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63263905A (ja) * | 1987-04-22 | 1988-10-31 | Hitachi Ltd | 前置増幅器 |
-
1983
- 1983-06-10 JP JP58102595A patent/JPS59228408A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63263905A (ja) * | 1987-04-22 | 1988-10-31 | Hitachi Ltd | 前置増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| JPH0376609B2 (ja) | ||
| US6417734B1 (en) | High-frequency amplifier circuit with negative impedance cancellation | |
| JP2573666B2 (ja) | 非平衡・平衡変換回路 | |
| US5578970A (en) | BICMOS monolithic microwave oscillator using negative resistance cell | |
| JPH07254821A (ja) | 周波数変換器 | |
| JPS59228408A (ja) | 電界効果トランジスタ増幅器 | |
| US6836190B2 (en) | Oscillator device and electronic apparatus using the same | |
| JP3250314B2 (ja) | マイクロ波半導体集積回路 | |
| JPH0734526B2 (ja) | 発振装置 | |
| JPH0246011A (ja) | 高周波高出力混成集積回路 | |
| EP0516908A2 (en) | Variable frequency oscillator | |
| JPH0740647B2 (ja) | 電界効果トランジスタ回路 | |
| JP2506135B2 (ja) | 出力インピ―ダンス制御回路 | |
| JP2004200730A (ja) | 入力回路 | |
| JP2520809B2 (ja) | Ｆｅｔバイアス回路 | |
| JPH05129842A (ja) | Ｆｅｔミキサ | |
| JPS6041812A (ja) | 移相器 | |
| JPH0432831Y2 (ja) | ||
| JPS6325782Y2 (ja) | ||
| JPH01269304A (ja) | 出力インピーダンス制御回路 | |
| JP3176793B2 (ja) | 増幅回路 | |
| JPH0461524B2 (ja) | ||
| JPH09232874A (ja) | 増幅回路 | |
| JPH0580165B2 (ja) |