JPS59225565A - 半導体装置における金属バラスト抵抗の製造方法 - Google Patents
半導体装置における金属バラスト抵抗の製造方法Info
- Publication number
- JPS59225565A JPS59225565A JP10198883A JP10198883A JPS59225565A JP S59225565 A JPS59225565 A JP S59225565A JP 10198883 A JP10198883 A JP 10198883A JP 10198883 A JP10198883 A JP 10198883A JP S59225565 A JPS59225565 A JP S59225565A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- ballast resistor
- film
- groove
- photo resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 title claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000007747 plating Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 2
- 239000010931 gold Substances 0.000 claims 2
- 229910052737 gold Inorganic materials 0.000 claims 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕、。
この発明は半導体装置における金属バラスト抵００．７
’ ｖ −ｆ ＊Ａ１Ｆ１ 、ａ ｔＪ３カ、５ｙ−）
７．ｐ。 ′□抗の製造方法に関するものである。
’ ｖ −ｆ ＊Ａ１Ｆ１ 、ａ ｔＪ３カ、５ｙ−）
７．ｐ。 ′□抗の製造方法に関するものである。
場合を例にとって説明する。最近の高周波高出力トラン
ジスタは、その高周波高出力特性を向上さ □せ
るために、微細なパターンに分割した多数の工
□ミツタストライプ、熱的に安定な構造とするために分
割したベースセルを採用するが、これら多数のエミッタ
ストライプおよび分割されたペースセルの内の特定のも
のに電流が集中するのを避けるためにエミッタ電極にバ
ラスト抵抗を挿入する方法がとられている。
ジスタは、その高周波高出力特性を向上さ □せ
るために、微細なパターンに分割した多数の工
□ミツタストライプ、熱的に安定な構造とするために分
割したベースセルを採用するが、これら多数のエミッタ
ストライプおよび分割されたペースセルの内の特定のも
のに電流が集中するのを避けるためにエミッタ電極にバ
ラスト抵抗を挿入する方法がとられている。
第１図Ａ〜Ｇは従来の高周波高山カドランジス基板ｆｌ
＋の一方の主面部に酸化膜（２）を形成し、これに設け
た７３１Ｔ要の開口を通してｐ形不純物を拡散してベー
ス拡散層（３）を形成し、更に、このベース拡散Ｊ％ｌ
ｉ３＋の表面部にｎ形不純物を選択拡散してエミッタ
拡散層（４）を形成し、その時にできる表面酸化膜（２
）にベースコンタクト孔（６）およびエミッタコンタク
ト孔（６）を形成するＣｍ１図Ａ〕。次に、両コンタク
ト孔（５）、（６）の内面を含めて酸化膜（２）の上に
バリアメタル層（７）を形成し、丈にその上に、後述す
る圧電極金属と同質の金属膜（８）を形成し、更にその
上の電極配線を形成すべき部分以外の部位にホトレジス
ト膜（９）を形成する〔第１図Ｂ〕。バリアメタル層（
７）は電極金属と下地酸化膜（２）との密着力を向上さ
せ、また、電極金属の半導体基板ｉｌｌ中への拡散を防
止するもので、ここではバラスト抵抗として用いられる
ものである。バリアメタル層（７）および金属膜（８）
は一般にスパッタリング装置で形成する。つづいて、金
属膜（８）の上にメッキによって主電極金属Ｎ（川を形
成し、ホトレジスト膜（９）をレジストストリッパで除
去すると溝（１ｏ）が出来る〔第１図Ｃ〕。次に主電極
金属と同質でこれよりはるかに轟属膜（８）の溝（１０
）内に露出している部分をエツチング除去し、更に主電
極金属層（１１）をマスクとしてバリアメタルＪ＆ｆ［
７１の溝（ｌＯ）内に露出した部分をエツチング除去し
て、エミッタ電極部とベース電極部とを溝（ｌｏａ）に
よって完全に分離する〔纂上図Ｄ）ｏ次に、溝（１０ａ
）内部を含めて主電極金属層（１１）の上面にホトレジ
スト膜９２）を形成し、エミッタバラスト抵抗を形成す
べき部位に幅ｌの溝０（至）を形成する〔第１図Ｅ〕。
＋の一方の主面部に酸化膜（２）を形成し、これに設け
た７３１Ｔ要の開口を通してｐ形不純物を拡散してベー
ス拡散層（３）を形成し、更に、このベース拡散Ｊ％ｌ
ｉ３＋の表面部にｎ形不純物を選択拡散してエミッタ
拡散層（４）を形成し、その時にできる表面酸化膜（２
）にベースコンタクト孔（６）およびエミッタコンタク
ト孔（６）を形成するＣｍ１図Ａ〕。次に、両コンタク
ト孔（５）、（６）の内面を含めて酸化膜（２）の上に
バリアメタル層（７）を形成し、丈にその上に、後述す
る圧電極金属と同質の金属膜（８）を形成し、更にその
上の電極配線を形成すべき部分以外の部位にホトレジス
ト膜（９）を形成する〔第１図Ｂ〕。バリアメタル層（
７）は電極金属と下地酸化膜（２）との密着力を向上さ
せ、また、電極金属の半導体基板ｉｌｌ中への拡散を防
止するもので、ここではバラスト抵抗として用いられる
ものである。バリアメタル層（７）および金属膜（８）
は一般にスパッタリング装置で形成する。つづいて、金
属膜（８）の上にメッキによって主電極金属Ｎ（川を形
成し、ホトレジスト膜（９）をレジストストリッパで除
去すると溝（１ｏ）が出来る〔第１図Ｃ〕。次に主電極
金属と同質でこれよりはるかに轟属膜（８）の溝（１０
）内に露出している部分をエツチング除去し、更に主電
極金属層（１１）をマスクとしてバリアメタルＪ＆ｆ［
７１の溝（ｌＯ）内に露出した部分をエツチング除去し
て、エミッタ電極部とベース電極部とを溝（ｌｏａ）に
よって完全に分離する〔纂上図Ｄ）ｏ次に、溝（１０ａ
）内部を含めて主電極金属層（１１）の上面にホトレジ
スト膜９２）を形成し、エミッタバラスト抵抗を形成す
べき部位に幅ｌの溝０（至）を形成する〔第１図Ｅ〕。
この溝０３）の幅ｌはバラスト抵抗層の長さを決定する
もので、幅ｌが狭いほどバラスト抵抗は小さく、幅ｌが
広いほどバラスト抵抗は大きくなる。次に、このホトレ
ジスト膜（１２１をマスクとして、溝（Ｉ３１内の生電
極金属層（川および同質の金属膜（８）をエツチング除
去してバリアメタル層（７）を残す〔第１図Ｆ〕。この
ようにしてバラスト抵抗層は形成されるが、このエツチ
ングに際してサイドエツチングが生じるので、バラスト
抵抗層の長さは図示のようにＬ（Ｌ）ｌりとなる。以下
、ホトレジスト膜（ｌ乃を除去してエミッタバラスト抵
抗を備えた電極部ａ（川は完成する〔ＭＺ１図Ｇ〕。
もので、幅ｌが狭いほどバラスト抵抗は小さく、幅ｌが
広いほどバラスト抵抗は大きくなる。次に、このホトレ
ジスト膜（１２１をマスクとして、溝（Ｉ３１内の生電
極金属層（川および同質の金属膜（８）をエツチング除
去してバリアメタル層（７）を残す〔第１図Ｆ〕。この
ようにしてバラスト抵抗層は形成されるが、このエツチ
ングに際してサイドエツチングが生じるので、バラスト
抵抗層の長さは図示のようにＬ（Ｌ）ｌりとなる。以下
、ホトレジスト膜（ｌ乃を除去してエミッタバラスト抵
抗を備えた電極部ａ（川は完成する〔ＭＺ１図Ｇ〕。
ところが、上記従来の方法では、第１図Ｆのエツチング
の段階において、主電極金属層（川の厚さおよびホトレ
ジスト膜０２１との密着性、エツチング液の組成および
液温などによってサイドエツチングの量が変化しバラス
ト抵抗層の長さＬを所定値になるように制御するのが困
難で、ウェーハ問およびロット間でばらつきを生じ、そ
れに伴ってエミッタバラスト抵抗値が変化し、高岡波間
出力特性が安定しない要因になっていた。
の段階において、主電極金属層（川の厚さおよびホトレ
ジスト膜０２１との密着性、エツチング液の組成および
液温などによってサイドエツチングの量が変化しバラス
ト抵抗層の長さＬを所定値になるように制御するのが困
難で、ウェーハ問およびロット間でばらつきを生じ、そ
れに伴ってエミッタバラスト抵抗値が変化し、高岡波間
出力特性が安定しない要因になっていた。
この発明は以上のような点に鑑みてなされたもので、バ
ラスト抵抗を形成する部位の電極配線に溝を形成するの
にホトエツチング法を用いるのではなくて、電極配線を
形成する前に、当該部位に溝の幅に相当する幅のホトレ
ジストパターンを形成した後に電極配線をメッキによっ
て形成し、上記ホトレジストを除去して溝を形成するよ
うにすることによって、所望の幅の溝を正確に構成させ
所望の値のバラスト抵抗を再現性よく形成する方法を提
供するものである。
ラスト抵抗を形成する部位の電極配線に溝を形成するの
にホトエツチング法を用いるのではなくて、電極配線を
形成する前に、当該部位に溝の幅に相当する幅のホトレ
ジストパターンを形成した後に電極配線をメッキによっ
て形成し、上記ホトレジストを除去して溝を形成するよ
うにすることによって、所望の幅の溝を正確に構成させ
所望の値のバラスト抵抗を再現性よく形成する方法を提
供するものである。
実施例
第２図Ａ〜Ｇはこの発明の一実施例を説明するためにぞ
の各段階における状態を示す断面図で、従来例の第１図
と同一符号は同一または相当部分を示す。８Ｂ２図Ａの
段階は第１図Ａの段階と全く同様である。次に、第２図
Ｂの段階は第１図Ｂと同様にバリアメタル層（７）と主
電極に用いる金属と同質の金属膜（８）全形成し、ホト
レジスト膜（９）の他にエミッタバラスト抵抗の形成部
位に所望幅のホトレジスト膜（Ｉ４）を写真製版技術で
形成する。次に、第２図Ｃに示すようにホトレジスト膜
（ＩＪＩ 、 ０４１をマスクとしてメッキによって圧
電接金Ｍ（ｏ）を形成し、ついで、第２図りに示すよう
にホトレジスト膜（９）。
の各段階における状態を示す断面図で、従来例の第１図
と同一符号は同一または相当部分を示す。８Ｂ２図Ａの
段階は第１図Ａの段階と全く同様である。次に、第２図
Ｂの段階は第１図Ｂと同様にバリアメタル層（７）と主
電極に用いる金属と同質の金属膜（８）全形成し、ホト
レジスト膜（９）の他にエミッタバラスト抵抗の形成部
位に所望幅のホトレジスト膜（Ｉ４）を写真製版技術で
形成する。次に、第２図Ｃに示すようにホトレジスト膜
（ＩＪＩ 、 ０４１をマスクとしてメッキによって圧
電接金Ｍ（ｏ）を形成し、ついで、第２図りに示すよう
にホトレジスト膜（９）。
０４）をレジストストリッパなどによって除去し、ホト
レジスト膜（９）があった部位に溝（１０１を形成する
とともに、ホトレジスト’１１ｋ （＋４）があったエ
ミッタバラスト抵抗の形成部位に溝（＋５）を形成する
。この溝（１５）の幅はホトレジスト膜（１４）の幅に
勢しく、所望値りとなる。次に第２図Ｅに示すように金
属膜（８）の溝ｔｌｏｌ ＋ ０５）内に露出した領域
をエツチング除去して溝（ｌｏａ）、 （１５ａ）とす
る。次に、第２図Ｆに示すように？ｇ：（１５ａ）のみ
をホトレジスト膜（１６）で榎った後に？Ａ （１０ａ
）内のバリアメタル層（７）をエツチング除去してベー
ス電極部とエミッタ電極部とを溝ｊｌｏｂ）によって完
全に分離する。その後に、第２図Ｇに示すように溝（１
５ａ）を覆っているホトレジスト膜（１６）を除去して
、目的とするエミッタバラスト抵抗を持った１１１揄配
線は完成する。
レジスト膜（９）があった部位に溝（１０１を形成する
とともに、ホトレジスト’１１ｋ （＋４）があったエ
ミッタバラスト抵抗の形成部位に溝（＋５）を形成する
。この溝（１５）の幅はホトレジスト膜（１４）の幅に
勢しく、所望値りとなる。次に第２図Ｅに示すように金
属膜（８）の溝ｔｌｏｌ ＋ ０５）内に露出した領域
をエツチング除去して溝（ｌｏａ）、 （１５ａ）とす
る。次に、第２図Ｆに示すように？ｇ：（１５ａ）のみ
をホトレジスト膜（１６）で榎った後に？Ａ （１０ａ
）内のバリアメタル層（７）をエツチング除去してベー
ス電極部とエミッタ電極部とを溝ｊｌｏｂ）によって完
全に分離する。その後に、第２図Ｇに示すように溝（１
５ａ）を覆っているホトレジスト膜（１６）を除去して
、目的とするエミッタバラスト抵抗を持った１１１揄配
線は完成する。
この実施例の方法では、エミッタバラスト抵抗を形成す
るための第２図Ｅ １７） ＩＩ階におりるーツチング
は薄い金属膜（８＋のエツチングのみであるがら、従来
の方法の場合のようにサイドエツチングによるエミッタ
バラスト抵抗の長さＬのはらうきは極めて小さくできる
。
るための第２図Ｅ １７） ＩＩ階におりるーツチング
は薄い金属膜（８＋のエツチングのみであるがら、従来
の方法の場合のようにサイドエツチングによるエミッタ
バラスト抵抗の長さＬのはらうきは極めて小さくできる
。
なお、以上筒周波高出力トランジスタのエミッタバラス
ト抵抗の形成について説明したが、この発明は集積回路
装置を含むあらゆる半導体装置の各バラスト抵抗の形成
に適用できる。
ト抵抗の形成について説明したが、この発明は集積回路
装置を含むあらゆる半導体装置の各バラスト抵抗の形成
に適用できる。
以上詳述したように、この発明ではバリアメタルからな
る第１の金属膜のバラスト抵抗とずべき部位の上には薄
い第２の金属膜を形成するのみで、厚さの大きい主電極
配線は形成しないようにしたので、バラスト抵抗を完成
するためのエツチングは第２の金属膜のエツチングのみ
でよく、サイドエツチングによる寸法のばらつきは殆ん
どなく、所望値のバラスト抵抗を再現性よく形成できる
。
る第１の金属膜のバラスト抵抗とずべき部位の上には薄
い第２の金属膜を形成するのみで、厚さの大きい主電極
配線は形成しないようにしたので、バラスト抵抗を完成
するためのエツチングは第２の金属膜のエツチングのみ
でよく、サイドエツチングによる寸法のばらつきは殆ん
どなく、所望値のバラスト抵抗を再現性よく形成できる
。
第１図は従来の高周波高出力トランジスタに′おけるバ
ラスト抵抗の形成の主要段階での状態を示 ′す
断面図、第２図はこの発明の一実施例の主要段階での状
態を示す断面図である。 図において、ｉｌ＋は半導体基板、（２）は酸化膜（絶
縁膜） 、［７）はバリアメタル層（第１の金属膜）、
（８）は第２の金属膜、（ＩＩ）は主電極配線、Ｑ４）
はホトレジスト層（絶縁層）である。 なお、図中同一符号は同一または相当部分を示す。 代理人 大岩増雄 第１図 第１１４ 第２図
ラスト抵抗の形成の主要段階での状態を示 ′す
断面図、第２図はこの発明の一実施例の主要段階での状
態を示す断面図である。 図において、ｉｌ＋は半導体基板、（２）は酸化膜（絶
縁膜） 、［７）はバリアメタル層（第１の金属膜）、
（８）は第２の金属膜、（ＩＩ）は主電極配線、Ｑ４）
はホトレジスト層（絶縁層）である。 なお、図中同一符号は同一または相当部分を示す。 代理人 大岩増雄 第１図 第１１４ 第２図
Claims (1)
- 【特許請求の範囲】 １１１ 半導体基板上の絶縁膜の表面上に主電極配線
の一部に挿入された形状で金属バラスト抵抗を形成する
に当って、上記絶縁膜と上記主電極配線との密着性を向
上させるバリアメタルとなる第１の金属膜を上記絶縁膜
の上に形成する第１の工程、上記第１の金属膜の上に上
記王１！極配線を栂成すべき金属と同質の厚さの薄い第
２Ω金ｊＨＬＲを形成する第２の工程、上記金属バラス
ト抵抗を形成すべき部位上の上記第２の金属膜の上に絶
縁層を形成する第３の工程、上記第２の金ＮｉＭ上の上
記絶縁層で覆われない部分にメッキによって上記第２の
金属膜と同質の金属層を被着させ上記王ｉｌ！極配線を
形成する第４の工程、上記絶Ｒ層を除去してこれに覆わ
れていた上記第２の金属膜の部分を露出させる第５の工
程、及びこの第５の工程によって露出した上記第２の金
属膜の部分をエツチング除去してこれに覆われていた上
記第１の金属膜を残す第６の工程を備えたことを特徴と
する半導体装置における金属バラスト抵抗の製造方法。 （２）絶縁層にホトレジストを用いることを特徴とする
特許請求の範囲第１項記載の半導体装置における金属バ
ラスト抵抗の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198883A JPS59225565A (ja) | 1983-06-06 | 1983-06-06 | 半導体装置における金属バラスト抵抗の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198883A JPS59225565A (ja) | 1983-06-06 | 1983-06-06 | 半導体装置における金属バラスト抵抗の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59225565A true JPS59225565A (ja) | 1984-12-18 |
| JPH0312459B2 JPH0312459B2 (ja) | 1991-02-20 |
Family
ID=14315216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10198883A Granted JPS59225565A (ja) | 1983-06-06 | 1983-06-06 | 半導体装置における金属バラスト抵抗の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59225565A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5648165A (en) * | 1979-09-28 | 1981-05-01 | Hitachi Ltd | Preparation of semiconductor device |
-
1983
- 1983-06-06 JP JP10198883A patent/JPS59225565A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5648165A (en) * | 1979-09-28 | 1981-05-01 | Hitachi Ltd | Preparation of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0312459B2 (ja) | 1991-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4188707A (en) | Semiconductor devices and method of manufacturing the same | |
| JP3015781B2 (ja) | 半導体素子のインダクタ製造方法 | |
| JPS59225565A (ja) | 半導体装置における金属バラスト抵抗の製造方法 | |
| JPS5918874B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| US5281544A (en) | Method of manufacturing planar type polar transistors and combination bipolar/MIS type transistors | |
| JPS63202953A (ja) | 半導体装置の製造方法 | |
| RU533157C (ru) | Способ изготовлени кремниевых многоэмиттерных транзисторов | |
| JPS59105363A (ja) | 半導体装置の製造方法 | |
| KR0168020B1 (ko) | 가변 저항 반도체 소자 및 그 제조방법 | |
| JPS60236257A (ja) | 半導体装置 | |
| JPS593864B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS58124268A (ja) | 集積回路装置 | |
| JPS62118569A (ja) | 半導体装置の製造方法 | |
| JPH0231495B2 (ja) | ||
| JPS63281443A (ja) | 半導体装置の製造方法 | |
| JPS643068B2 (ja) | ||
| JPH03171757A (ja) | 半導体装置の製造方法 | |
| JPS61121363A (ja) | 半導体製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH0350722A (ja) | 半導体装置の製造方法 | |
| JPS6336567A (ja) | 半導体装置及びその製造方法 | |
| JPH03204973A (ja) | 半導体装置の製造方法 | |
| JPS63280448A (ja) | 半導体装置と半導体装置の抵抗トリミング法 | |
| JPS6161546B2 (ja) | ||
| JPS62150746A (ja) | 半導体装置の配線形成方法 |