JPS59220851A - 履歴情報収集装置 - Google Patents

履歴情報収集装置

Info

Publication number
JPS59220851A
JPS59220851A JP58095256A JP9525683A JPS59220851A JP S59220851 A JPS59220851 A JP S59220851A JP 58095256 A JP58095256 A JP 58095256A JP 9525683 A JP9525683 A JP 9525683A JP S59220851 A JPS59220851 A JP S59220851A
Authority
JP
Japan
Prior art keywords
history
trouble
address
information
history information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58095256A
Other languages
English (en)
Inventor
Osamu Ishijima
石嶋 治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58095256A priority Critical patent/JPS59220851A/ja
Publication of JPS59220851A publication Critical patent/JPS59220851A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、≠−タ処理システムにおける履歴情報収集装
置に関するものである。
発明の背景 データ処理システムにおC)では一般に、システム内の
主要な動作信号の変化を履歴情報として順次記憶してお
き、システムのハードウェアに故障が生じたとき、履歴
情報について調査・分析して故障箇所を発見することが
行われるが、このために故障発生時点と履歴情報との対
応が明確になるような履歴情報の収集を行うことが必要
になる。
従来技術と即題点− 従来、履歴情報の収集は、毎クロックごと(時には数ク
ロックごと)にヒストリーカウンタのアドレスを更新し
、このアドレスにより指定される履歴記憶装置内の記憶
位置に、システムを構成する複数の装置の例えば制御ラ
ンチの状態、各種レジスタの状態情報などを順次記憶す
ることにより行われる。そして履歴情報の収集停止は、
ヒストリーカウンタのアドレスの更新をフリーズ信号に
よって禁止することによって行われる。
フリーズ信号は、故障検出回路がシステムの故障を検出
して故障検出信号を発生゛し、これをフリーズ制御機構
に送信した後に、フリーズ制御機構から発生されるもの
である。このため、故障発生からブ1ノーズ信号がヒス
トリーカウンタの更新を禁止するまでに時間的な遅れが
生じることになる。
このような時間的遅れにより、故障発生後も履歴情報の
収集が行われることになり、しかも故障発生時点の履歴
情報が履歴記憶装置中のどの位置にあるかは、6故障の
種類や故障発生時の状況により一意に定まらない場合が
多い。従って、収集した履歴情報について後に調査・分
析を行う際、故障発生時点の履歴情報を知ることが困難
となり、調査・分析に時間がかかるようになると、いう
欠点があった。
発明の目的 本発明の目的は、故障発生時点の履歴情報を容易に認識
することができるような履歴情報の収集を行うことので
きる履歴情報収集装置を提供することにある。
発明の構成 本発明の装置には、データ処理システムのシステムクロ
ックに応じてアドレスを更新するアドレス手段と、該ア
ドレス手段によってアドレスを指定され、指定されたア
ドレスの記憶位置にシステムを構成する複数の装置の所
定信号の変化の履歴を順次記憶する履歴記憶手段とが設
けられている。
また、システムの故障を検出して故障検出信号を発生ず
る故障検出手段と、該故障検出手段から故障検出信号を
受信してフリーズ信号を発生し、該フリーズ信号によっ
て、上記アドレス手段のアドレス更新を停止すると共に
、システムを構成する複数の装置の動作を停止する手段
とが設けられている。
更に、上記故障検出手段により発生される故障検出信号
に応じて上記アドレス手段の内容を記憶するアドレス記
憶手段が設けられ、該アドレス記憶手段に記憶された内
容によって故障発生時点の履歴情報が履歴記憶手段のど
の記憶位置に記憶されているかが明確化される。
発明の実施例 図面ば、データ処理システムに組入れられた本発明によ
る装置の実施例を示す。
図において、符号1はサービスプロセッサ(以下SvP
と略す)2と共にデータ処理システムを構成しているデ
ータ処理装置本体であり、図には1つのブロックで示さ
れているが、実際には、中央処理装置(以下CP(Jと
略す)、主記憶装置(以下MSUと略す)、入出力制御
装置(以下CHPと略す)などの複数の装置から構成さ
れている。
データ処理装置本体1には、例えば制御ランチ、各種の
レジスタ1、制御メモリなどを構成するフリッププロッ
プ(以下FFと略す)1−1〜l −mの各々から状態
情報を取り出すための多数の信号線からなる信号バスS
Lが設けられ、該信号バスS+を介して履歴情報収集装
置3に状態情報が送られる。
履歴情報収集装置3は、データ処理装置本体1の毎クロ
ックごと又は数クロックごとにゲートGを介してインク
リメント回路31から加えられる1つのパルスによって
、」−1づつインクリメントされるアドレス手段として
のヒストリーカウンタ32を有する。このヒストリーカ
ウンタ32は、その計数がnになると次は0になるよう
に動作し、その出力はデコード回路33によってデコー
ドされて履歴記憶手段としてのヒストリーメモリ34の
アドレスを指定するために利用される。
ヒストリーメモリ34は、0〜nのアドレスを付された
記憶位置を有し、その入力に信号バスS1 、ゲー)G
2を介して加えられるデータ処理装置本体1のFFl−
1〜1−mの状態情報をヒストリーカウンタ32によっ
て指定されるアドレスの記憶位置に記憶する。従って、
各アドレスの記↑、a位置は、m個の状態情報を記憶す
る容量を有する。
35はデータ処理装置本体1の故障を検出する故障検出
回路であり、該回路は故障を検出すると故障検出信号を
信号線S2.S2’を介して送出する。信号線S2を介
して送出される故障検出信号は、フリーズ信号発生手段
として働(フリーズ制御機構36によって受信される。
このフリ〜 ズ制御機構36は、故障検出回路35とは
別のユニットとなっているため、故障発生時点からフリ
ーズ信号の受信までに数クロックの遅れが生じる。
フリーズ制御機構36は、故障検出信号を受けるとこれ
に応じてフリーズ信号を発生し、これを信号線S3.S
3’を介してデータ処理装置本体1の各装置に送出して
各装置の動作を停止する。
この各装置の動作停止までには更に時間がかかり、しか
も停止時点は複数の装置間で一定しない。上記フリーズ
信号はまた、信号線S、を介してゲートGlの一方の入
力に加えられてゲー)G+ を閉じる。このため、ヒス
トリーカウンタ32は、インクリメント31によるその
内容の更新が停止され、このことによってそれ以後のヒ
ストリーメモリ34への新たな書き込みを停止させる。
このヒステリーメモリ34への書き込み停止も、故障発
生時点から遅れるため、ヒステリーメモリ34には故障
発生後も成る時間の間履歴情報が書き込まれることにな
る。
上記故障検出回路35から信号線32’ を介して送出
される故障検出信号はゲー)G3の一方の入力に加えら
れてゲートGJを開かせる。ゲートG3が開かれると、
該ケー)G3の他方の入力に加えられているヒストリー
カウンタ32の出力が3亥ゲートG3を介してヒス1−
リーアド・レスレジスタ37に人力されて、ヒスl−ソ
ーカウンタ32の内容がアドレス記1急手段として働く
ヒストリーアドレスレジスタ37内に保存される。この
保存動作は、故障検出信号の発生と同時に行われ、保存
されたヒスl−ソーカウンタ32の内容はヒス1〜リー
メモリ34のアドレスを示しているので、このアドレス
に基づいてヒストリーメモリ34に記憶し、ている履歴
情報を調べるごとにより故障発生時点の履歴情報が一意
に定まる。
なお、S5はヒストリーメモリ読め出し線、S6はヒス
トリーカウンタ読み出し線、S7はヒストリーアドレス
レジスク読み出し線であり、これらの線によって読み出
された情報は5VP2の所定の情報ファイルに格納され
る。5VP2に格納された情報は故障箇所の発見などの
だめの調査・分析に利用される。また、SVP 2とフ
リーズ制御機構36との間に設けられている信号線S、
ば、これらの間で信号を相互にやりとりするために利用
される。
発明の効果 故障を解析する場合、故障発生時点と履歴情報とが一意
に対応づけられるので、解析が容易になり、しかも履歴
情報記憶手段内のアドレスが明確なので、履歴情報をプ
ログラムで解析する場合、収集すべき情報の収集量が少
なくてずみ、解析を短い時間で行うことかできるように
なる。
【図面の簡単な説明】
図面は本発明による履歴情報収集装置を示す図である。 32・・・アドレス手段、34・・・履歴記憶手段、3
5・・・故障検出手段、36・・・フリーズ信号発生手
段、37・・・アドレス記憶手段。

Claims (1)

    【特許請求の範囲】
  1. データ処理システムのシステムクロックに応2てアドレ
    スを更新するアドレス手段と、該アドレス指定によって
    アドレス指定され、指定されたアドレスの記憶位置に前
    記システムを構成する複数の装置の所定信号の変化の履
    歴を順次記憶する履歴記憶手段と、前記システムの故障
    を検出して故障検出信号を発生する故障検出手段と、該
    故障検出手段から故障検出信号を受信して、n+7記−
    アドレス手段の更新を停止すると共に前記データ処理シ
    ステムを構成する複数の装置の動作を停止するフリーズ
    信号を発生するフリーズ信号発生手段と、前記故障検出
    信号に応じて前記アドレス手段のに容を記憶するアドレ
    ス記憶手段とを備える履歴情報収集装置。
JP58095256A 1983-05-30 1983-05-30 履歴情報収集装置 Pending JPS59220851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58095256A JPS59220851A (ja) 1983-05-30 1983-05-30 履歴情報収集装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58095256A JPS59220851A (ja) 1983-05-30 1983-05-30 履歴情報収集装置

Publications (1)

Publication Number Publication Date
JPS59220851A true JPS59220851A (ja) 1984-12-12

Family

ID=14132676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58095256A Pending JPS59220851A (ja) 1983-05-30 1983-05-30 履歴情報収集装置

Country Status (1)

Country Link
JP (1) JPS59220851A (ja)

Similar Documents

Publication Publication Date Title
US5608866A (en) System for measuring and analyzing operation of information processor
US6539341B1 (en) Method and apparatus for log information management and reporting
US5226153A (en) Bus monitor with time stamp means for independently capturing and correlating events
US6912673B1 (en) Bus analyzer unit with programmable trace buffers
US8521475B2 (en) Detecting and recording performance events in a data processing system
US5276809A (en) Method and apparatus for capturing real-time data bus cycles in a data processing system
US5838895A (en) Fault detection and automatic recovery apparatus or write-read pointers in First-In First-Out
JPS59220851A (ja) 履歴情報収集装置
JPS58223854A (ja) デ−タ処理システム
JP3343734B2 (ja) トレースデータ圧縮方法およびトレースデータ圧縮方式
JP2979553B2 (ja) 障害診断方式
JPH0997194A (ja) フェイルメモリのデータ取得装置
JPS6045853A (ja) 履歴診断方式
JPH04359326A (ja) 履歴情報記録方式
JPS6148186B2 (ja)
KR0152296B1 (ko) 데이터 전송장치와 그것을 사용한 프로세서 엘리먼트
JPH0448257B2 (ja)
JP3060650B2 (ja) パターンメモリ装置
JPS588363A (ja) プログラム実行履歴情報収集方式
JPH01188959A (ja) 情報履歴記憶装置
JPS5994153A (ja) 計算機装置
JP2000112907A (ja) マルチプロセッサ装置および動作記録方法
JPS5827536B2 (ja) ステ−ジトレ−サ
JPH0275035A (ja) エラーログ方式
JPH07334431A (ja) Fifoメモリ装置及びその信頼性向上方法