JPS5827536B2 - ステ−ジトレ−サ

Info

【発明の詳細な説明】近年、情報処理装置の高機能、高性能化の実装に伴い、
情報処理装置の論理素子数は、莫大な数になっており、
これの実装技術として、大規模集積回路ＬＳＩが採用さ
れている。

また、論理方式においても、数命令を同時に処理するパ
イプライン制御方式、数台の処理装置を結合するマルチ
プロセッサ方式、仮想記憶方式、バッファメモリカ式等
々、複雑なものが実現化されている。

このために、処理装置の故障探求は、非常に困難になっ
て来ている。

一方、情報処理装置に対する信頼度の要求、及び可用性
の要求は益々強くなっているこのため、情報処理装置の
故障に対する、故障原因の探求及び修復のために必要な
情報の提供を行なう装置が、保守診断機能として、大形
処理装置で実現されている。

これをステージトレーサと呼ぶ。

ステージトレーサは、メモリを持ち、処理装置の動作状
況を表示する固定信号と、障害の種類に応じ選択して接
続する可変信号を記憶しており、装置の異常検出信号に
より、記憶動作を停止し、続いて、メモリの内容を何ら
かの出力機能（一般には、プリンタ又は、通信手段を介
して、外部へ送出する。

）にて、出力し、異常発生時までの処理装置の状況を入
手するものである。

ステージトレーサに対する停止条件が検出された場合、
すぐに停止すると、停止条件は、処理装置の異常状態の
発生であり、その後の処理装置の動作が正しく行なわれ
たか伴別できない。

たとえば、マシンチェックが検出された時点で停ｔ、ｆ
−すると、処理装置が、疋しくマシンチェック処理を行
なったかが、不明になってしまう。

本発明の目的は故障発生時の動作状態をもトレースする
ステージトレーサを提供することにある。

本発明は故障発生によって、すぐにステージトレーサの
メモリへの書込みを停止しないようにすると共に、停止
条件そのものを、メモリへの入力情報として、記憶した
ことである。

このようにして、停止条件の発生時点及び、発生後の動
作状況を記憶し、障害の解析に役立つ情報を入手するこ
とが可能になった。

本発明の一実施例を図に示す。

ステージトレーサのメモリ１の入力データ端子ＤＯにス
」シ、メモリへの書込み停止条件６が接続され、その他
の入力データ端子Ｄ１〜ＤＩに対しては、処理装置のモ
ニタ信号７〜８が接続されている。

また、アドレスレジスタ２は、線１４にて、メモリ１の
アドレス入力に、書込みパルス１５は、アンド回路５の
出力としてメモリ１の書込み指定入力端子に接続されて
いる。

メモリへの書込み停止条件６は、ティレイ回路３に入力
し、このテ゛イレイ回路３の出力は、否定回路４を介し
てアンド回路５の１人力となっている。

書込み動作状態では、書込み停止条件は存在しないので
、否定回路４の出力は１となっており、書込みモード信
号９は１となっている。

このため、書込みサンプルパルス１０が１になると、ア
ンド回路５の出力は１となり、アドレスレジスタ２で指
定されるメモリエリアに対し、モニタ信号７〜８、及び
書込み停止条件６が記憶される。

続いてアドレスレジスタ２が＋１される。

このようにして、次の書込みサンプルパルス１０が１と
なる時に次々とメモリに対し記憶されて行く。

尚アドレスが、メモリ領域をオーバフローすると、また
先頭番地から書込みを開始する。

書込み停止条件６が１になると、この条件が１となった
ことがメモリに記憶されて行き、ディレィ回路３の出力
が１になった時、書き込みが停止される。

尚、書込みサンプルパルスの周期とディレィ回路の遅れ
値の比の数だけ、書き込み停止条件６が１となってから
、記憶されて停止することになる。

書き込み停止条件６は、処理装置のマシンチェック発生
又は、ある事象が発生した時などに１となるが、この条
件は、どんな性質の信号でもよい。

メモリ１の出力動作は、アドレスレジスタ２で指定され
たメモリエリアを出力データ線１１〜１３に読み出し、
出力装置に出力した後、アドレスレジスタ２を更新して
行なう。

このステージトレーサにより、処理装置の障害発生時の
動作状態が、時系列的に得られ、障害の修復に役立つ。

【図面の簡単な説明】

図は、本発明の一実施例を示すブロック図である。１・・・・・・メモリ、２・・・・・・アドレスレジス
タ、３・・・・−ディレィ回路、６・・・・・・書込み
停止条件、γ、８・・・・・モニタ信号。

【特許請求の範囲】

１メモリに対する入力情報であるトレース情報と該メ
モリに刻する書込み停止信号を同時に記憶するようにし
、書込み停止信号が到来してからある時間経過後メモリ
への書込みを停止することを特徴とするステージトレー
サ。