JPS59218537A - 文字表示装置 - Google Patents

文字表示装置

Info

Publication number
JPS59218537A
JPS59218537A JP58092741A JP9274183A JPS59218537A JP S59218537 A JPS59218537 A JP S59218537A JP 58092741 A JP58092741 A JP 58092741A JP 9274183 A JP9274183 A JP 9274183A JP S59218537 A JPS59218537 A JP S59218537A
Authority
JP
Japan
Prior art keywords
memory
code
display
character
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58092741A
Other languages
English (en)
Inventor
Shinichiro Inohara
猪原 進一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP58092741A priority Critical patent/JPS59218537A/ja
Publication of JPS59218537A publication Critical patent/JPS59218537A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Document Processing Apparatus (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は日本語ワードプロセッサ等の文字や記号の文字
表示装置、特に文1°−頁分の内容をレイ従来、ワード
プロセッサ等の文字表示装置は、第1図あるいは第2図
に示す構成によってレイアウト表示制御を行なっている
。まず第1図に示すような表示装置において、編集制御
回路1で文字表示動作モード時の文字パターンコードと
レイアウト表示動作モード時の各文字に対応するパター
ンコードを出力し、コードメモリ2に収容する。
表示制御回路4より供給する読み出し信号によりコード
メモリ2内のパター7コードは読み出さり、、パターン
メモリ3よりそのコードに対応するパター/が選択きれ
ディスプレイ6に表示されている。
しかし、この場合には挿入・削除といった編集処理に対
し、編集制御回路1内部で、文字パターンコードのみな
らずレイアウトパターンコードもすべて再nni集しな
おさねばならず非常に複雑な回路構成になる、あるいは
多大な処理時間を必要とするといった欠点がある。第2
図に示すような表示装置@はこのような欠点を取り除い
たものであり、編集制御回路21.コードメモリ25.
パターツメモリ261表示制御回路27.ディスプレイ
28に、文字配列判定回路22.コード化回路艶 23および切換え回路24を付加したものである。
iJ:II集制御回路21では文字パターンコードのみ
出力し、22の文字配列判定回路でそのパターンコード
が文字コードであるか空白コードであるかを判別し、文
字コードについてのみコード化回路23でレイアウトパ
ターンコードに変換する。編集制御回路21.コード化
回路23の出力バター7コードけ24の切換回路により
文字表示動作モード時には前者を、レイアウト表示動作
モード時には後者を選択し、コードメモリ26に収容さ
れる。
以下、第1図で示した表示装置と同様の制御1によりデ
ィスプレイにレイアウト表示を行なっていこのようなレ
イアウト表示制御機構を有する文字表示装置によると、
編集制御回路は文字パターンコードのみの管理でよく構
成は簡単になるが、レイアウト表示動作モードから文字
表示動作モードに切換えた際、文字パターンコードをコ
ードメモリに再出力してやらねばならない、あるいは文
? 字表水中のディスプレイ画面と同一画面上にレイアウト
を表示してやろうとするとその制御回路が非常に複雑に
なるといった不都合を生じる。
コードメモリへの再出力の問題に対しては、編集制御回
路と切換回路の中間にコードメモリと同容段の文字パタ
ー/コード収納用メモIJ f、一方向一画面上に文字
パターンとレイアウトパターンを表示するにはコード化
回路と切換回路の中間にレイアウトコード収納用メモリ
を設けることで対処することが・できる。しかし、その
場合メモリが新たに2つ必要となり装置が高価なものに
なってしまうという新たな問題点を生じてし寸う。
発明の目的 本発明は上記従来の問題点を解消するもので、文字や記
号パターンと同一ディスプレイ画面上の任意の位置に任
意の大きさで、しかもコードメモリの内容を書き換える
ことなく高速にレイアウト表示することのできる文字表
示装置を提供することを目的とする。
発明の構成 本発明はパター7メモリに比して非常に小容量なレイア
ウトパターツメモリを具備し、コードメモリからの出力
コードを文字コードか空白コードかを識別し文字コード
の時のみある定ったパターンをレイアウトパターンメモ
リに書きこみ、表示制御回路および追加したレイアウト
表示制御回路から供給される信号を切換え、パター7メ
モリからは文字パターンをレイアウトパター/メモリか
らはレイアウトパターンを読みだすことによって上述の
目的を達成せんとするものである。
実施例の説明 第3図は本発明の一実施例による文字表示装置の概略構
成を示すものであって、31は編集制御回路であり外部
手段により入力された文字コードの変換、編集等の処理
を行ないディスプレイに表示すべき文字コード列を発生
する機能を有し、例えばマイクロプロセツサによって構
成される。
32はコードメモリであり、前記編集制御回路31から
の文字コードを文書−頁分収容できる一時記憶製置であ
り通常はう/ダム・アクセス・メモリ(RAM )で構
成される。コードメモリ32への書き込み・読み出し信
号、アドレス等は後述のレイアウト表示制御回路39か
ら供給される033はパターンメモリであり、ディスフ
害イ36に表示する文字コードをコードメモリ32から
受けとり、そのコードに対応する実際の文字パターンを
発生するもので通常RAM4たはROM(IJ−ド・オ
ンリイ・メモリ)で構成される。
34は切換え回路であり、パターンメモリ33の出力で
ある文字パターンを入力し後述の表示制御回路36へ出
力するか、あるいはレイアウトパターンメモリ38の出
力であるレイアラi・パターンを入力し表示制御回路3
5へ出力するかを切換えるだめのものである。35は表
示制御回路であり、リノ換え回路34の出力をビデオ信
号に変換しディスプレイ36に供給する。また表示制御
回路36は、表示期間中を示す信号およびディスプレイ
36上の文字位置と対応する順序数(アドレス情報)を
出力する。
37は空白コード判別回路であり、コードメモリ32か
ら出力される文字コードがディスプレイ36上に表示さ
れる文字コードか、伺も表示されない空白コードかを識
別する一致回路で、もし文字コードであれば「1」、空
白コードであればrOJf:出力する。空白コードが複
数個ある場合には一致回路を並列に並べ各出力値の論理
和をとるか、あるいは、空白コードを順次入力し一致し
たものがあればフリップフロップで「1」の状態を保持
するという回路構成がとられる。
38は空白コード判別回路37の出力値を一時記憶する
文書−貞分の全文字数と同じビット数収容できるレイア
ウトパターンメモリであり、通常RAMで(コ1り成さ
れ、その書きこみのためパラレル・シリアル変換回路を
必要とする。このレイアウトパターンメモリ38への書
き込み、読み出し信号は後述のレイアウト表示側鋼1圓
路39から供給され、読み出し信号に応じてレイアラ]
・・シターンは切換回路34に出力される。
39はレイアウト表示制御回路で、編集制御回路31か
ら文書の大きさ、レイアウト表示開始位置の情報および
表示制御回路36から表示期間中を示す信号A1ディス
プレイ表示アドレス信号Bを入力し、コードメモリ32
.レイアラトノ(ターンメモリ38の書き込み、読み出
し信号、同アドレス信号、パターンメモリ33の読みだ
し信号、同アドレス信号および切換え回路34の切換え
信号を出力するものである。
第4図はこのレイアウト表示制御回路39のより詳細な
ブロック図である。
41は0から文1−頁分の全文字数までカウントできる
アドレスカウンタである。42は表示期間中を示す信号
Ai大入力、表示期間中には表示制御回路36から出力
さiLるアドレス信号Bを、−力帰線期間中にはアドレ
スカウンタ41のアドレスカウンタ値をコードメモリ3
2、パターンメモリ33VC出力するマルチプレクサで
ある。
43はレイアウトパターンメモリ・アドレス制御回路で
、アドレス開始位置の情報と表示側(財)回路35のア
ドレス信号Bよりレイアウトパターンメモリ38のアド
レスに変換する、文書の大きさとレイアウト拡大情報よ
り切換回路34のレイアウト表示タイミングを発生する
ものである。レイアウトの拡大は、ディスプレイ36の
一走査線時にレイアウトパターンメモリ38の同一アド
レスを複数回、1だ次ライン以降の走査線時に前ライン
走査時と同一のアドレスを出力することにより行ナワ、
l′しる。44はマルチプレクサで、表示期間中KNレ
イアウトパターンメモリ・アドレス開側1回路43のレ
イアウトバタンメモリアドレス出力k、帰線JtJ]間
中にはアドレスカウンタ41のアドレスカウンタ出力を
入力し、レイアウトバタンメモリ38に出力するもので
ある。
次に動作を説明する。レイアラトラ表示していない表示
期間は、コードメモリ32には表示制御回路36からの
アドレス信号Bが人力されそのアドレスに対応する文字
コードをパターンメモリ33で変換1以下切換え回路3
4を経てディスプレ化−ににその文字パターンが表示さ
izる。一方、帰線期間時には、アドレスカウンタ41
の出力がコードメモリ32に入力され、そのアドレスに
対応する文字コードが空白コード判別回路3γに入力さ
れレイアウト表示すべき文字コードの時にのみレイアウ
トパターンメモリ38に「1Jが記憶される。
この動作は表示期間中にも実行されてはいるが、通常表
示制御回路35から出力されるアドレス情報Bはディス
プレイ36上に表示できるものに限られるため、別のア
ドレスカウンタ41を用いることにより一頁分のレイア
ウト拡大情報を発生している。
次にレイアウト表示時には、ディスプレイ36」二のレ
イアウト表示領域のみ切換え回路34がレイアウトパタ
ーンメモリ38の内容を出カ踵その他の領域ではパター
ンメモリ38の内容を出力するためディスプレイ36」
二には文字と1/イアウドが合成されて表示される。
このl/イアウド表示時の帰線期間中にも111述した
レイアウトパターンメモリ38への書き込みは続けられ
ている。
発明の効果 本発明によi″Lば、コードメモリ32の内容よりレイ
”アウトパターンを発生しているので高速に、しかも文
字と同一ディスプレイ」二にレイアウトを任意の位置、
任意の大きさで表示できるので、オペレータは表示モー
ドを切換えたυ別画面を見たりする手間もなく、また、
編集作業等の支障にならない位置へレイアウトを容易に
移動することができるので作業が容易になるという効果
を有する。
【図面の簡単な説明】
第1図、第2図はそれぞれ従来の1/イアウド表示機能
を有する文字表示装置のブoyり図、第3図は本発明の
一実施例による文字表示装置のブロック図、第4図は第
3図の要部構成部分を具体的rC示したブロック図であ
る。 31・・・・・・編集制御回路、32・・・・コードメ
モリ、33゛°パパターンメモIJ、36・・′・・表
示開側1回路、36゛゛゛デイスプレイ、34°°゛切
換え回路、37°゛°゛゛空白コ一ド判別回路、38・
・・・・レイアウトハタアメモリ、39−=−゛レイア
ウト表示制御回路、41・・・・・・アドレスカウンタ
、4.2,44°゛。 ゛°゛マルチブレクザ、43・・・・・・レイアウトハ
タアメモリ・アドレス制御回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 7 第3図 q 第4図

Claims (1)

    【特許請求の範囲】
  1. 文字情報が収容された編集制御手段の保持情報をディス
    プレイに表示するためその編集制御手段の少なくとも一
    頁分の文字や記号コードを収容できるコードメモリと、
    このコードメモリの出力コードを順次読み出し文字や記
    号パターンに変換する手段と、前記コードメモリの出力
    コードを順次読み出し文字や記号コードを判別してその
    有無に応じてビットパターンを発生させる手段と、前記
    ビットパターンを発生させる手段のビットパターンを収
    容するメモリと、このメモリの内容を所定の表/」り位
    置から読み出し任意の大きさのレイアウトパターンを発
    生する手段と、前記文字や記号パターンとレイアウトパ
    ターンとを切換えてディスプレイに表示する手段とを備
    え、文字や記号とともに文書−頁分のレイアウトパター
    ンを同一画面上に表示する文字表示装置。
JP58092741A 1983-05-26 1983-05-26 文字表示装置 Pending JPS59218537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58092741A JPS59218537A (ja) 1983-05-26 1983-05-26 文字表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58092741A JPS59218537A (ja) 1983-05-26 1983-05-26 文字表示装置

Publications (1)

Publication Number Publication Date
JPS59218537A true JPS59218537A (ja) 1984-12-08

Family

ID=14062837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58092741A Pending JPS59218537A (ja) 1983-05-26 1983-05-26 文字表示装置

Country Status (1)

Country Link
JP (1) JPS59218537A (ja)

Similar Documents

Publication Publication Date Title
JPS6155688B2 (ja)
JPH034947B2 (ja)
JPS59218537A (ja) 文字表示装置
JP2507361B2 (ja) 画像情報処理装置
JPS6048081A (ja) 文字処理装置
JPH0326421B2 (ja)
JPS62128329A (ja) 印刷イメ−ジ表示方式
JPS623954B2 (ja)
JP2916986B2 (ja) 文字出力装置
JP2932730B2 (ja) 自動販売機のデータ入出力装置
JPS6239739B2 (ja)
KR910001559B1 (ko) 문서 작성 장치
JPS60110033A (ja) 表示印刷装置
JPH0115071B2 (ja)
JP3392990B2 (ja) 表示装置
JPS61158384A (ja) 文字処理装置
JPS5945567A (ja) メモリ書き込み制御回路
JPS59162587A (ja) 画像表示装置
JPH066548A (ja) 頁メモリのアクセス制御装置
JPH04195355A (ja) ダイレクトメモリアクセス装置
JPS61286887A (ja) 文書作成装置
JPS61223787A (ja) 文書作成装置
JPS6031181A (ja) 文字表示方式
JPS5838049A (ja) テレックス電文編集方式
JPS5925226B2 (ja) 文字図形表示装置