JPS59214352A - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS59214352A JPS59214352A JP8666583A JP8666583A JPS59214352A JP S59214352 A JPS59214352 A JP S59214352A JP 8666583 A JP8666583 A JP 8666583A JP 8666583 A JP8666583 A JP 8666583A JP S59214352 A JPS59214352 A JP S59214352A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- address
- controller
- transmission memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Selective Calling Equipment (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、共通の伝送バスに接続された複数のディジタ
ル制御装置相互間のデータ伝送方式に関するものである
。
ル制御装置相互間のデータ伝送方式に関するものである
。
近年、制御系の分散化の傾向に伴い、共通の伝送バスに
接続された複数のディジタル制御装置（例えばマイクロ
コンピュータを含むプログラマブル・シーケンスコント
ローラなど）が、同一の被制御対象内に配置され、相互
にデータの授受を行ないながら制御することが行なわれ
ている。
接続された複数のディジタル制御装置（例えばマイクロ
コンピュータを含むプログラマブル・シーケンスコント
ローラなど）が、同一の被制御対象内に配置され、相互
にデータの授受を行ないながら制御することが行なわれ
ている。
本発明は、かかる制御装置（以下、コントローラとも云
う）相互間のデータ伝送方式に関するものであるが、従
来の伝送方式は次のようなものであった。すなわち、共
通バスに接続された各コントローラ共、内部に伝送メモ
リとテーブルをもち、伝送メモリにおけるデータの送受
信領域、データ長などはシステム設計時に予め決められ
ておシ、各コントローラの伝送メモリにおける前記領域
の先頭アドレスが、テーブルに登録されている。そして
システムプログラム或いはアプリケーションプログラム
は、このテーブルを参照することにより、自コントロー
ラの伝送メモリにおける送信領域へデータを格納したり
、他コントローラにおける伝送メモリからデータを読出
してくるなどの処理を行なうものであった。
う）相互間のデータ伝送方式に関するものであるが、従
来の伝送方式は次のようなものであった。すなわち、共
通バスに接続された各コントローラ共、内部に伝送メモ
リとテーブルをもち、伝送メモリにおけるデータの送受
信領域、データ長などはシステム設計時に予め決められ
ておシ、各コントローラの伝送メモリにおける前記領域
の先頭アドレスが、テーブルに登録されている。そして
システムプログラム或いはアプリケーションプログラム
は、このテーブルを参照することにより、自コントロー
ラの伝送メモリにおける送信領域へデータを格納したり
、他コントローラにおける伝送メモリからデータを読出
してくるなどの処理を行なうものであった。
しかし、かかる従来のデータ伝送方式では、設備の増設
などによシ、共通バスに接続されるコントロー２の数が
増したりして、各コントローラ内の伝送メモリにおける
送受信領域やデータ長に変更が生じたシすると、該領域
の先頭アドレスも異なってくるので、該先頭アドレスを
登録しているテーブルを書き換える必要が起きる。この
場合、各コントローラから成る制御系の制御動作を停止
して各コントロー２におけるテーブルの書き換えを行な
わなければならず、大変不都合であった。
などによシ、共通バスに接続されるコントロー２の数が
増したりして、各コントローラ内の伝送メモリにおける
送受信領域やデータ長に変更が生じたシすると、該領域
の先頭アドレスも異なってくるので、該先頭アドレスを
登録しているテーブルを書き換える必要が起きる。この
場合、各コントローラから成る制御系の制御動作を停止
して各コントロー２におけるテーブルの書き換えを行な
わなければならず、大変不都合であった。
本発明は、従来技術におけるかかる不都合を解消するた
めになされたものであり、従って本発明の目的は、増設
などにより、コントローラ内の伝送メモリにおける送受
信領域やデータ長に変更が生じても、テーブルの書き換
えを要することなしに、従って制御動作を停止すること
も要しないで対処できるようにした共通バスに接続され
た複数のディジタル制御装置相互間のデータ伝送方式を
提供することにある。
めになされたものであり、従って本発明の目的は、増設
などにより、コントローラ内の伝送メモリにおける送受
信領域やデータ長に変更が生じても、テーブルの書き換
えを要することなしに、従って制御動作を停止すること
も要しないで対処できるようにした共通バスに接続され
た複数のディジタル制御装置相互間のデータ伝送方式を
提供することにある。
上記目的を達成するため、本発明においては、各コント
ローラ内の伝送メモリに、先頭アドレス登録領域を設け
、各コントローラの識別番号をアドレスとして、当該コ
ントローラを送信元とするデータの先頭アドレスを格納
するようにしている。
ローラ内の伝送メモリに、先頭アドレス登録領域を設け
、各コントローラの識別番号をアドレスとして、当該コ
ントローラを送信元とするデータの先頭アドレスを格納
するようにしている。
次に図を参照して本発明の詳細な説明する。
第１図は共通の伝送バスに接続された複数のコントロー
ラを示す模式図である。同図において、１０は共通バス
、０〜３はそれぞれコントローラを指すと共に、各コン
トローラの識別番号をも兼ねるものとする。すなわちコ
ントローラ０の識別番号は同じく０、コントローラ内の
識別番号は同じくｌ、コントローラ３の識別番号は同じ
く３、の如くコントローラを指す符号とその識別番号が
対応しているものとする。１１は各コントローラ内に設
けられた伝送メモリであシ、その斜線部が先頭アドレス
登録領域であり、残りがデータ格納領域である。
ラを示す模式図である。同図において、１０は共通バス
、０〜３はそれぞれコントローラを指すと共に、各コン
トローラの識別番号をも兼ねるものとする。すなわちコ
ントローラ０の識別番号は同じく０、コントローラ内の
識別番号は同じくｌ、コントローラ３の識別番号は同じ
く３、の如くコントローラを指す符号とその識別番号が
対応しているものとする。１１は各コントローラ内に設
けられた伝送メモリであシ、その斜線部が先頭アドレス
登録領域であり、残りがデータ格納領域である。
第１Ａ図は、第１図における伝送メモリ１１の構成を示
す詳細説明図である。同図に見られるように、伝送メモ
リｉｉは、先頭アドレス登録領域とデータ格納領域から
成っており、コントローラ０〜３の何れに属する伝送メ
モリも、同じ構成をとっている。
す詳細説明図である。同図に見られるように、伝送メモ
リｉｉは、先頭アドレス登録領域とデータ格納領域から
成っており、コントローラ０〜３の何れに属する伝送メ
モリも、同じ構成をとっている。
先頭アドレス登録領域は、コントローラ０に対しては相
対アビレフ０番地が、コントローラｌに対しては相対ア
ビレフ１番地が、またコントローラ３に対しては３番地
が、というように、コントローラの識別番号をアドレス
として、当該コントローラの先頭アドレス登録領域が割
当てられているＯ 従って、例えば伝送メモＩＪ ｌ １の３番地を見れば
、コントローラ３に関するデータ、つまりコントローラ
３から送信されてきたデータ、或いはコントローラ３へ
送信すべきデータの格納領域における先頭アドレスが判
明し、これによりデータの読出し、書き込みが容易に出
来る。
対アビレフ０番地が、コントローラｌに対しては相対ア
ビレフ１番地が、またコントローラ３に対しては３番地
が、というように、コントローラの識別番号をアドレス
として、当該コントローラの先頭アドレス登録領域が割
当てられているＯ 従って、例えば伝送メモＩＪ ｌ １の３番地を見れば
、コントローラ３に関するデータ、つまりコントローラ
３から送信されてきたデータ、或いはコントローラ３へ
送信すべきデータの格納領域における先頭アドレスが判
明し、これによりデータの読出し、書き込みが容易に出
来る。
設備の増設などにより、共通バスに接続されるコントロ
ーラの数が増した場合には、その分、当該コントローラ
の先頭アドレス登録領域をその識別番号をアドレスとし
て割り付ければよく、またイキ データ長の変更やそれに狭う先頭アドレスの変更があっ
ても、第１Ａ図に示した如きメモリシステムは、それに
、そのまま適応することができ、制御系の制御動作を一
時停止しないと適応でないというような不都合はない。
ーラの数が増した場合には、その分、当該コントローラ
の先頭アドレス登録領域をその識別番号をアドレスとし
て割り付ければよく、またイキ データ長の変更やそれに狭う先頭アドレスの変更があっ
ても、第１Ａ図に示した如きメモリシステムは、それに
、そのまま適応することができ、制御系の制御動作を一
時停止しないと適応でないというような不都合はない。
以上で本発明の詳細な説明を終わり、次に本発明の一実
施例を説明する。
施例を説明する。
第３図は本発明の一実施例の要部を示すブロック図であ
る。同図において、０はコントローラ、１０は共通バス
、ｌｌは伝送メモリ（その構成は第１Ａ図に示した通り
）、２１はドライバ、２２はレシーバ、２３は送信デー
タレジスタ、２４は受信データレジスタ、２５はアドレ
スカウンタ、２６は送受信終了チェックカウンタ、２８
はヘッダテーブル、２９はデータ・アドレス兼用内部バ
ス、３０ａは内部データバス、３ｏｂは内部アドレスバ
ス、である。
る。同図において、０はコントローラ、１０は共通バス
、ｌｌは伝送メモリ（その構成は第１Ａ図に示した通り
）、２１はドライバ、２２はレシーバ、２３は送信デー
タレジスタ、２４は受信データレジスタ、２５はアドレ
スカウンタ、２６は送受信終了チェックカウンタ、２８
はヘッダテーブル、２９はデータ・アドレス兼用内部バ
ス、３０ａは内部データバス、３ｏｂは内部アドレスバ
ス、である。
第２図は、共通バスを介してコントローラ間で送受され
るデータの伝送フォーマットを示す説明図である。同図
に示されるように、データ部に先立ってヘッダ部が伝送
され、しかもヘッダ部は、送信元コントローラの識別番
号上伝送データ数（伝送データのワード数）と送信元先
頭アドレス（送信元伝送データ領域の先頭アドレス）と
から成っている。
るデータの伝送フォーマットを示す説明図である。同図
に示されるように、データ部に先立ってヘッダ部が伝送
され、しかもヘッダ部は、送信元コントローラの識別番
号上伝送データ数（伝送データのワード数）と送信元先
頭アドレス（送信元伝送データ領域の先頭アドレス）と
から成っている。
第１Ａ図、第２図、第３図を参照してデータの送受信動
作を説明する。
作を説明する。
先ずコントローラ０におけるデータ受信動作について説
明する。共通バスｌｏを介して送られてきたヘッダ部の
送信元コントローラ識別番号は、レシーバ２２、受信デ
ータレジスタ２４を介り、、内部バス２９を通ってアド
レスカウンタ２５に取り込まれる。該識別番号に続く伝
送データ数も同様な経路を通って送受信終了チェックカ
ウンタ２６に取り込まれる。伝送データ数に続く送信元
先頭アドレスは、受信データレジスタ２４にラッチされ
た後、アドレスカウンタ２５に取り込まれたコントロー
ラ識別番号（例えば３ならば３とする）をアドレスとし
、それに従って、バス２９．Ｓ。
明する。共通バスｌｏを介して送られてきたヘッダ部の
送信元コントローラ識別番号は、レシーバ２２、受信デ
ータレジスタ２４を介り、、内部バス２９を通ってアド
レスカウンタ２５に取り込まれる。該識別番号に続く伝
送データ数も同様な経路を通って送受信終了チェックカ
ウンタ２６に取り込まれる。伝送データ数に続く送信元
先頭アドレスは、受信データレジスタ２４にラッチされ
た後、アドレスカウンタ２５に取り込まれたコントロー
ラ識別番号（例えば３ならば３とする）をアドレスとし
、それに従って、バス２９．Ｓ。
３０ａを介して伝送メモリｌｌにおける先頭アドレス登
録領域の３番地に格納される。それと同時に送信元先頭
アドレスはアドレスカウンタ２５に書き込まれ、以後、
到来する受信データの格納アドレスとして用いられる。
録領域の３番地に格納される。それと同時に送信元先頭
アドレスはアドレスカウンタ２５に書き込まれ、以後、
到来する受信データの格納アドレスとして用いられる。
すなわち、最初に到来したデータは受信データレジスタ
２４にラッチされた後、アドレスカウンタ２５に取り込
まれている先頭アドレスをアト＼スとして、バス２９．
Ｓ。
２４にラッチされた後、アドレスカウンタ２５に取り込
まれている先頭アドレスをアト＼スとして、バス２９．
Ｓ。
３０ａを介して伝送メモＩＪ １１のデータ格納領域に
書き込まれる。
書き込まれる。
すると、アドレスカウンタ２５における先頭アドレスは
＋１され、従って次に到来したデータは、受信データレ
ジスタ２４にラッチされた後、同様にバス２９．Ｓ、３
０ａを介して、伝送メモリ１１のデータ格納領域におけ
る次のアドレスに格納され、以下、同様にして受信デー
タは伝送メモリ１１の格納領域に次々に格納される。な
お、送受信終了チェックカウンタ２６に先に取り込まれ
た伝送データ数は、以上の如くして受信され伝送メモリ
１１のデータ格納領域に格納されたデータのワード数が
所定のワード数に達して受信が終了したか否かをチェッ
クするのに用いられる。
＋１され、従って次に到来したデータは、受信データレ
ジスタ２４にラッチされた後、同様にバス２９．Ｓ、３
０ａを介して、伝送メモリ１１のデータ格納領域におけ
る次のアドレスに格納され、以下、同様にして受信デー
タは伝送メモリ１１の格納領域に次々に格納される。な
お、送受信終了チェックカウンタ２６に先に取り込まれ
た伝送データ数は、以上の如くして受信され伝送メモリ
１１のデータ格納領域に格納されたデータのワード数が
所定のワード数に達して受信が終了したか否かをチェッ
クするのに用いられる。
次に送信動作について説明する。送信時には、ヘッダテ
ーブル２８から取シ出されたコントローラ識別番号（本
例では０）が送信レジスタ２３、ドライバ２１を介して
伝送バス１０に出力されるのと同時にアドレスカウンタ
２５に取り込まれる。
ーブル２８から取シ出されたコントローラ識別番号（本
例では０）が送信レジスタ２３、ドライバ２１を介して
伝送バス１０に出力されるのと同時にアドレスカウンタ
２５に取り込まれる。
同じくヘッダテーブル２８から取り出された伝送データ
数も同様の経路で伝送バスｌＯに出力されると共に、送
受信終了チェックカウンタ２６に取り込まれる。ヘッダ
テーブル２８からの送信元先頭アドレスは、先と同様に
して伝送バス１０に出力されると共に、受信時と同様、
アドレスカウンタ２５に先に取り込まれたコントローラ
識別番号０をアドレスとして、伝送メモリ１工における
先頭アドレス登録領域に格納された後、アドレスカウン
タ２５にラッテされ、以後の、伝送メモリ１１における
データ格納領域からの送信データの読出しアドレスとし
て使われる。すなわち、送信データが一つ読出される毎
にアドレスカウンタ２５にラッチされた先頭アドレスは
＋１され、伝送メモＩＪ １１におけるデータ格納領域
から先頭アドレスに続く各アドレスから順にデータが読
出され伝送バス１０に出力されてゆく。送受信終了チェ
ックカウンタ２６にヘッダテーブル２８から取り込まれ
た伝送データ数は、送信データのワード数が所定の数に
達して送信が終了したか否かをチェックするために用い
られるものであることは述べるまでもないであろう。
数も同様の経路で伝送バスｌＯに出力されると共に、送
受信終了チェックカウンタ２６に取り込まれる。ヘッダ
テーブル２８からの送信元先頭アドレスは、先と同様に
して伝送バス１０に出力されると共に、受信時と同様、
アドレスカウンタ２５に先に取り込まれたコントローラ
識別番号０をアドレスとして、伝送メモリ１工における
先頭アドレス登録領域に格納された後、アドレスカウン
タ２５にラッテされ、以後の、伝送メモリ１１における
データ格納領域からの送信データの読出しアドレスとし
て使われる。すなわち、送信データが一つ読出される毎
にアドレスカウンタ２５にラッチされた先頭アドレスは
＋１され、伝送メモＩＪ １１におけるデータ格納領域
から先頭アドレスに続く各アドレスから順にデータが読
出され伝送バス１０に出力されてゆく。送受信終了チェ
ックカウンタ２６にヘッダテーブル２８から取り込まれ
た伝送データ数は、送信データのワード数が所定の数に
達して送信が終了したか否かをチェックするために用い
られるものであることは述べるまでもないであろう。
以上のような動作の結果、第１Ａ図に示すように伝送メ
モリ１１のコントローラ識別番号に対応したアドレス０
〜３番地（伝送メモリ内相対アドレス）には伝送バスに
接続されている各コントロ−ラの伝送メモリにおけるデ
ータ格納領域の先頭アドレスが格納されることになる。
モリ１１のコントローラ識別番号に対応したアドレス０
〜３番地（伝送メモリ内相対アドレス）には伝送バスに
接続されている各コントロ−ラの伝送メモリにおけるデ
ータ格納領域の先頭アドレスが格納されることになる。
したがってアプリケーション或はシステムプログラムは
コントローラ識別番号に対応した伝送メモリにおけるア
ドレスの内容を参照することにより各コントローラの伝
送メモリにおけるデータ格納領域の先頭アドレスを判断
することができる。
コントローラ識別番号に対応した伝送メモリにおけるア
ドレスの内容を参照することにより各コントローラの伝
送メモリにおけるデータ格納領域の先頭アドレスを判断
することができる。
この発明によれば、共通バスに接続された各コントロー
ラが送受信時の通常のデータ送信ザイクル、受信サイク
ルを利用して、従って特別に伝送時間のロスを生じるこ
となく、各コントローラの伝送メモリにおけるデータ格
納領域の先頭アドレスをコントローラ識別番号に対応し
たアドレスにおいて先頭アドレス登録領域に格納するよ
うにしたため、テーブルに登録しておく必要がなく伝送
メモリにおけるデータ格納領域の変更時にも変更のあっ
たコントローラのヘッダの変更だけで済むという効果が
得られる。
ラが送受信時の通常のデータ送信ザイクル、受信サイク
ルを利用して、従って特別に伝送時間のロスを生じるこ
となく、各コントローラの伝送メモリにおけるデータ格
納領域の先頭アドレスをコントローラ識別番号に対応し
たアドレスにおいて先頭アドレス登録領域に格納するよ
うにしたため、テーブルに登録しておく必要がなく伝送
メモリにおけるデータ格納領域の変更時にも変更のあっ
たコントローラのヘッダの変更だけで済むという効果が
得られる。
なお、本発明は伝送制御装置一般に応用可能である。
第１図は共通バスに接続された複数のコントローラを示
す模式図、第１Ａ図は第１図における伝送メモリ１１の
構成を示す詳細説明図、第２図はデータの伝送フォーマ
ットを示す説明図、第３図は本発明の一実施例の要部を
示すブロック図、である。 符号説明 ０〜３・・・コントローラ７１０・・・共通バス、１１
・・・伝送メモリ、２１・・・ドライバ、２２・・・レ
シーバ、２３・・・送信データレジスタ、２４・・・受
信データレジスタ、２５・・・アドレスカウンタ、２６
・・・送受信終了チェックカウンタ、２８・・・ヘッダ
テーブル、２９・・・データ会アドレス兼用内部バス、
３０ａ・・・内部データバス、３０ｂ・・・内部アドレ
スバス。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第１図 ０ 第２図 へ１り“作Ｐ 第 ３ 図 ０
す模式図、第１Ａ図は第１図における伝送メモリ１１の
構成を示す詳細説明図、第２図はデータの伝送フォーマ
ットを示す説明図、第３図は本発明の一実施例の要部を
示すブロック図、である。 符号説明 ０〜３・・・コントローラ７１０・・・共通バス、１１
・・・伝送メモリ、２１・・・ドライバ、２２・・・レ
シーバ、２３・・・送信データレジスタ、２４・・・受
信データレジスタ、２５・・・アドレスカウンタ、２６
・・・送受信終了チェックカウンタ、２８・・・ヘッダ
テーブル、２９・・・データ会アドレス兼用内部バス、
３０ａ・・・内部データバス、３０ｂ・・・内部アドレ
スバス。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第１図 ０ 第２図 へ１り“作Ｐ 第 ３ 図 ０
Claims (1)
- ■）共通の伝送バスに接続された複数のディジタル制御
装置相互間のデータ伝送方式であって、各制御装置にお
ける各自の伝送メモリに、先頭アドレス登録領域を設け
、受信時には制御装置は、相手方制御装置からデータ部
に先立って送られてくるヘッダ部を受信し、その中に含
まれる相手方制御装置の識別番号をアドレスとして、前
記登録領域に、該識別番号に続く送信元先頭アドレスを
書き込むと共に、次に該送信元先頭アドレスを先頭アド
レスとして、ヘッダ部に続くデータ部を受信して伝送メ
モリに書き込み、送信時には、制御装置は、相手方制御
装置へ、データ部に先立って送るヘッダ部として、先ず
当該制御装置の識別番号を送出し、続いて該識別番号を
アドレスとして伝送メモリにおける先頭アドレス登録領
域から送信元先頭アドレスを読出して送出し、以後は、
該先頭アドレスを先頭アドレスとして、伝送メモリから
データを読出して送信するようにしたことを特徴とする
データ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8666583A JPS59214352A (ja) | 1983-05-19 | 1983-05-19 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8666583A JPS59214352A (ja) | 1983-05-19 | 1983-05-19 | デ−タ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59214352A true JPS59214352A (ja) | 1984-12-04 |
| JPH026263B2 JPH026263B2 (ja) | 1990-02-08 |
Family
ID=13893326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8666583A Granted JPS59214352A (ja) | 1983-05-19 | 1983-05-19 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59214352A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195030A (ja) * | 1984-10-15 | 1986-05-13 | Mitsui Toatsu Chem Inc | ポリイミドフイルムの製造方法 |
| JPS6211903A (ja) * | 1985-07-10 | 1987-01-20 | Fuji Electric Co Ltd | プログラマブルコントロ−ラ |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2442035C2 (ru) | 2007-09-27 | 2012-02-10 | Оилс Корпорэйшн | Упорный подшипник скольжения из синтетической смолы |
| JP5332379B2 (ja) | 2008-07-28 | 2013-11-06 | オイレス工業株式会社 | 合成樹脂製スラスト滑り軸受 |
| JP5704625B2 (ja) | 2009-12-11 | 2015-04-22 | オイレス工業株式会社 | 合成樹脂製スラスト滑り軸受 |
| JP6609905B2 (ja) | 2014-10-27 | 2019-11-27 | オイレス工業株式会社 | 合成樹脂製滑り軸受 |
| JP2017089666A (ja) | 2015-11-02 | 2017-05-25 | オイレス工業株式会社 | 合成樹脂製滑り軸受 |
-
1983
- 1983-05-19 JP JP8666583A patent/JPS59214352A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195030A (ja) * | 1984-10-15 | 1986-05-13 | Mitsui Toatsu Chem Inc | ポリイミドフイルムの製造方法 |
| JPS6211903A (ja) * | 1985-07-10 | 1987-01-20 | Fuji Electric Co Ltd | プログラマブルコントロ−ラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH026263B2 (ja) | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4811009A (en) | Transmission control system | |
| JPS60152145A (ja) | ネットワークを互いに接続するブリッジ回路 | |
| JPS59214352A (ja) | デ−タ伝送方式 | |
| JPS58175037A (ja) | プログラムロ−ド方式 | |
| JPS6174442A (ja) | 静止画受信端末のデ−タバッファ方式 | |
| JPS5856294A (ja) | ランダムアクセスメモリのリ−ドライトチエツク方法 | |
| JPH056310A (ja) | 電子装置 | |
| JPS6360428B2 (ja) | ||
| JP2543105B2 (ja) | 通信制御装置 | |
| JP2944193B2 (ja) | データ受信装置 | |
| JP2508982B2 (ja) | 装置内制御方式 | |
| JPH0234518B2 (ja) | ||
| JPH07143133A (ja) | メモリ共用多層プロトコル処理装置 | |
| JP3250717B2 (ja) | 通信処理方法及び装置 | |
| JPS6010947A (ja) | 通信制御装置 | |
| JPS61264449A (ja) | デ−タ受信機能を備えた情報処理装置 | |
| JPH01222538A (ja) | 送信リトライ制御方式 | |
| JPS6211753B2 (ja) | ||
| JPH04358230A (ja) | Ｃｐｕ間の動作確認方法 | |
| JPH02145044A (ja) | スプールバッファ | |
| JPS61288538A (ja) | 動的プロトコル・ロ−ド方式 | |
| JPS5847950U (ja) | 電子レジスタ | |
| JPS6278639A (ja) | メモリアクセス方式 | |
| JPH0120774B2 (ja) | ||
| JPH0595574A (ja) | 時間スイツチ装置 |