JPS59211874A - 集積回路試験装置 - Google Patents
集積回路試験装置Info
- Publication number
- JPS59211874A JPS59211874A JP58086323A JP8632383A JPS59211874A JP S59211874 A JPS59211874 A JP S59211874A JP 58086323 A JP58086323 A JP 58086323A JP 8632383 A JP8632383 A JP 8632383A JP S59211874 A JPS59211874 A JP S59211874A
- Authority
- JP
- Japan
- Prior art keywords
- test
- integrated circuit
- section
- item
- accumulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（３１）発明の技術分野
この発明は、多数の集積回路を試験する場合に、ある規
定回数までの試験結果せ集１：Ｉシ、試験１．１．宋か
すべて良の試験Ｉｆｆ ＋−ｒについでは次の試験から
・１イバスするようにした集（Ｊ′１回路試験装置５１
°に−ノいてのものである。
定回数までの試験結果せ集１：Ｉシ、試験１．１．宋か
すべて良の試験Ｉｆｆ ＋−ｒについでは次の試験から
・１イバスするようにした集（Ｊ′１回路試験装置５１
°に−ノいてのものである。
（ｂ） 従来技術と問題、Ｉ、、（
従来の集積回路試験装置では、集積回路の各試験用１１
のすべてを試験しているので、試験時間かかかるという
問題かある。
のすべてを試験しているので、試験時間かかかるという
問題かある。
例えば、マイクＩＩ）１ンピユータなきの！、Ｓ１ては
１）Ｃ特性や機能特性の試験用１１か２００１川後にも
外している。これらの集積回路をＮ ’ｉ：ｉの試験装
置”ｌ：て試験すると、試験０１１間か１個あたり２秒
以１．かかるのか実状である。したかって、製ｊ負段階
にある集４ｒ”（回路１０００個を試験するには、＋０
００ Ｘ ２秒、約３３４〉の試験時間か必要になる。
１）Ｃ特性や機能特性の試験用１１か２００１川後にも
外している。これらの集積回路をＮ ’ｉ：ｉの試験装
置”ｌ：て試験すると、試験０１１間か１個あたり２秒
以１．かかるのか実状である。したかって、製ｊ負段階
にある集４ｒ”（回路１０００個を試験するには、＋０
００ Ｘ ２秒、約３３４〉の試験時間か必要になる。
そして、約２００の試験用１」を試験した才１」１果、
１−）ても不Ｌ′Ｊのものかあれば、その集積回路を不
良品点して処理していく。
１−）ても不Ｌ′Ｊのものかあれば、その集積回路を不
良品点して処理していく。
しかし、各試験用１−１の試験結果を調−＼てのる光、
特定の試験項目については、不良と判力ごされた集積回
路でも良になる試験項目かい（つかあることかわかる。
特定の試験項目については、不良と判力ごされた集積回
路でも良になる試験項目かい（つかあることかわかる。
このような関係を第１図を参照して説明する。
第１図の１）１〜Ｐ５は試験された集積回路、Ａ〜１）
は試験用Ｃｌである。第１図では、４つのａｌｃ Ｗｉ
ＪＪ’ｆ１１について５個の集積回路を試験した結果を
例小している。
は試験用Ｃｌである。第１図では、４つのａｌｃ Ｗｉ
ＪＪ’ｆ１１について５個の集積回路を試験した結果を
例小している。
第１図から次のことかわかる。
集積回路Ｐ ＋・Ｉ）４は良品であり、集積回路Ｐ２・
Ｐ３・Ｉ）５は不良品である。
Ｐ３・Ｉ）５は不良品である。
試験用＋１Ａについては、不良品も含めて全集積Ｎ路か
良になっている。
良になっている。
このように、あるまとまった個数（例えば１００個）の
集４’ｉ回路を試験してみると、いつも良になる試験用
！１かわかってくる。このような場合、良になっている
試験８”Ｎ、ｌの試験を省略すれば、その分たけ試験時
間を知くすることかできる。
集４’ｉ回路を試験してみると、いつも良になる試験用
！１かわかってくる。このような場合、良になっている
試験８”Ｎ、ｌの試験を省略すれば、その分たけ試験時
間を知くすることかできる。
従来装置１？てこのような操作をするためには、試験古
か試験１１セ１果から統３１をとり、その統計表から判
１１１７ して測定プログラムを編集しなければならな
かったのて、処理かｘｔ ｓｔて手間かかかるという問
題かあった。
か試験１１セ１果から統３１をとり、その統計表から判
１１１７ して測定プログラムを編集しなければならな
かったのて、処理かｘｔ ｓｔて手間かかかるという問
題かあった。
（ｃ） 発明の目的
この発明は、従来装置に統、ｉ＋処理部と４１１１定ブ
１グラム編集部を追加Ｌ 、ある規定個数までの試験結
果を統、ｉＩ処理部で集Ｊ１シ、例えば第１図の試験用
ｌ′ＩＡのように試験結果かいつも良の試験Ｊ、ｉ’ｉ
ＩＩについでは次の集積回路から試験を省略するよう
に７１ｉ１ ＞ｉｉプログラム編集部で測定ブＩＩグラ
ムを編集し、試験時間か短くなるようにすることを１．
、ｌ Ｉ［！Ｊとする。
１グラム編集部を追加Ｌ 、ある規定個数までの試験結
果を統、ｉＩ処理部で集Ｊ１シ、例えば第１図の試験用
ｌ′ＩＡのように試験結果かいつも良の試験Ｊ、ｉ’ｉ
ＩＩについでは次の集積回路から試験を省略するよう
に７１ｉ１ ＞ｉｉプログラム編集部で測定ブＩＩグラ
ムを編集し、試験時間か短くなるようにすることを１．
、ｌ Ｉ［！Ｊとする。
（ｄ） 発明の実施例
まず、この発明による実施例の（１′４成図を第２区１
に示す。
に示す。
第２図の１〜５は従来装置の部分であり、ＩＩと１２は
この発明により追加された部分である。
この発明により追加された部分である。
第２図の試験装置では、最初に例えば集積回路１００個
などのようにある規定個数ｎまでの集積回路６を１〜５
の部分で試験する。
などのようにある規定個数ｎまでの集積回路６を１〜５
の部分で試験する。
すなわち、測定開始指示部１の指令により、 ｆ＆ｌＩ
御部２は測定部３に信号を送り、テストパター７発１１
部４からは試験項目に応じ、′こテストバター７を果イ
」１１回路６に加える。ぞして、集積回路６の試験結果
を良／不良判定部５に送り、集４」マ回路６の良／不良
を選別する。
御部２は測定部３に信号を送り、テストパター７発１１
部４からは試験項目に応じ、′こテストバター７を果イ
」１１回路６に加える。ぞして、集積回路６の試験結果
を良／不良判定部５に送り、集４」マ回路６の良／不良
を選別する。
この場合、第１図のような各試験項目に対する良／不良
判定部５の良否データを統、ｉ＋処理部１１に送る。
判定部５の良否データを統、ｉ＋処理部１１に送る。
Ｊ３１定個数ｎまでの試験を繰り返すことにより、絖、
：１処理部１１は第１図のように試験結果を累ろｌｉし
ていく。この累積された試験結果から、例えば第１図の
試験」」°目ＩＡのように毎回層の判定かてる試験用１
１については、（ｎ＋１）個目の集積回路６から試験を
省略するようにδ；り定プＩＪグシ１１編集部１２−（
測定ゾ１グシ！、を＋ＩＴ編集する。
：１処理部１１は第１図のように試験結果を累ろｌｉし
ていく。この累積された試験結果から、例えば第１図の
試験」」°目ＩＡのように毎回層の判定かてる試験用１
１については、（ｎ＋１）個目の集積回路６から試験を
省略するようにδ；り定プＩＪグシ１１編集部１２−（
測定ゾ１グシ！、を＋ＩＴ編集する。
次に、この発明による実施例の）Ｌｌ−チ、ｙ −）を
第３し１１こ・Ｊ・ず・ 第ｒ（図の）１１−チャートにはステップ２１〜２；）
かあり、次の３３つの状態で動作する。
第３し１１こ・Ｊ・ず・ 第ｒ（図の）１１−チャートにはステップ２１〜２；）
かあり、次の３３つの状態で動作する。
第１の状態は、規定個数ｎまでの試験である。
、４ノツプ２１て「スタート」シ、ステップ２２で「１
１１編集ＪＮＯのルートを通し、スフノブ２３をバイパ
スする。以下、ステップ２ ／ｌからス）−ノブ２９ま
でずべてバイパスしないで通り、集積回路６の１個の試
験を終了する。この状態は、第２図の１〜５による試験
に対応する。
１１編集ＪＮＯのルートを通し、スフノブ２３をバイパ
スする。以下、ステップ２ ／ｌからス）−ノブ２９ま
でずべてバイパスしないで通り、集積回路６の１個の試
験を終了する。この状態は、第２図の１〜５による試験
に対応する。
ステップ２１〜２）〕をｎ ＩＩ−「１繰り占ずことに
より、ｎ個の集積回路６について試験用ＩＩ、・＼、１
３などの良／不良データが累積される。
より、ｎ個の集積回路６について試験用ＩＩ、・＼、１
３などの良／不良データが累積される。
第２の状態は、累４ノ“ｉｊ′−夕をもとに編集処理を
する部分である。このときは、ステップ２１からステノ
ブ２２て［再編集ＪＹＩＥＳのルートを通り、ステップ
２３て編集処理をする。
する部分である。このときは、ステップ２１からステノ
ブ２２て［再編集ＪＹＩＥＳのルートを通り、ステップ
２３て編集処理をする。
このとき、例えば試験ＪＪ１１１八かｎ回層で試験を省
略してもよいときは、試験８シ１Δを１＜イバスする７
Ｉｌｌｌ定プＩＪグラムを編集する。この伏辿は、第２
ＩＡＩの１１および１２による処理に対応する。
略してもよいときは、試験８シ１Δを１＜イバスする７
Ｉｌｌｌ定プＩＪグラムを編集する。この伏辿は、第２
ＩＡＩの１１および１２による処理に対応する。
ｌ’ｆ 編集されたｆ１１１１定プｌＩクシ！・に、１
、す、（ｎ＋１）個ＩＩの集積回路６を試験する。例え
ば、ステップ２４ては［試験しないＪＹＩ＞Ｓのルート
を通し、試験用ＩＪ Ａをバイパスする。累積ブ゛−り
て試験ＪＪＩ１１１３に不良アル夕かあるときは、ステ
ップ２６て「試験しないＪＮＯのルートを通し、試験用
［ＩＩ）を試験する。
、す、（ｎ＋１）個ＩＩの集積回路６を試験する。例え
ば、ステップ２４ては［試験しないＪＹＩ＞Ｓのルート
を通し、試験用ＩＪ Ａをバイパスする。累積ブ゛−り
て試験ＪＪＩ１１１３に不良アル夕かあるときは、ステ
ップ２６て「試験しないＪＮＯのルートを通し、試験用
［ＩＩ）を試験する。
第３の状態は、第２の状態で再編集したｆｌｌｌｌ定プ
１１グラムで（ｎ＋２）個以降の集積回路６を試験する
部分である。
１１グラムで（ｎ＋２）個以降の集積回路６を試験する
部分である。
第３の状態では、ステップ２３の処理は不要なので、第
１の状態と同しようにステップ２３をバイパスする。そ
して、ステップ２４〜２７は第２の状態と同しようにＩ
Ｉ）編集された測定プＩ」グシｌ、て「試験しないＪＹ
Ｉ：ＳまたはＮｏのルートにより試験ＪＪ’ｌｌｌをバ
イパスしたり、バイパスなして試験したりしていく。
１の状態と同しようにステップ２３をバイパスする。そ
して、ステップ２４〜２７は第２の状態と同しようにＩ
Ｉ）編集された測定プＩ」グシｌ、て「試験しないＪＹ
Ｉ：ＳまたはＮｏのルートにより試験ＪＪ’ｌｌｌをバ
イパスしたり、バイパスなして試験したりしていく。
次に、第３図のステップ２８の部分のフＩ＋−チャート
の・例を第４図に示す。
の・例を第４図に示す。
第４図のフ１−ヂャートにはステップ３１〜；（８かあ
り、スブーノブ３２て規定個数ｎをセットする。
り、スブーノブ３２て規定個数ｎをセットする。
規定個数ｎの値は多ければ多いほどバイパスできる試験
ＪＪ′１１１の選別が確実になるメリットがあるか、あ
まり多くなると選別に時間かかかるとい−）デメリット
かある。通常はｎ−１００で１分である。
ＪＪ′１１１の選別が確実になるメリットがあるか、あ
まり多くなると選別に時間かかかるとい−）デメリット
かある。通常はｎ−１００で１分である。
次に、第３図のステップ２３の部分の７１−チャートの
一例を第５図に示す。
一例を第５図に示す。
第５図のフローチャートにはステップ４１〜４５かあり
、０；ｆ述の第２の状態のときたけ７１１１定ブ１”１
グラムを再編集する。
、０；ｆ述の第２の状態のときたけ７１１１定ブ１”１
グラムを再編集する。
試験の実施例によると、集積回路〔）に約２００の試験
用ｌ」かある場合、バイパスできる試験用１１は約３分
の２になるのが汗通である。
用ｌ」かある場合、バイパスできる試験用１１は約３分
の２になるのが汗通である。
１個の集積回路６を試験するのに約２秒の試験時間かか
かるとして、１０００個の集積回路を試験する場合、従
来装置６では約２０００秒の試験時間かかかるか、この
発明による実施例装置では約６００秒で試験することか
できる。
かるとして、１０００個の集積回路を試験する場合、従
来装置６では約２０００秒の試験時間かかかるか、この
発明による実施例装置では約６００秒で試験することか
できる。
なお、試験用［１をバイパスするということは、その分
たけ第２図のテストバター７発生部４を使用しないです
むということであり、その分たけ試験時間を短縮するこ
とかできる。
たけ第２図のテストバター７発生部４を使用しないです
むということであり、その分たけ試験時間を短縮するこ
とかできる。
（ｃ） 発明の効果
この発明によれば、ある規定個数ｎの集積回路 。
の試験結果を累積し、この累４ｒ（データから試験結
・果かいつも良の試験用［］については（ｎ＋１）個
［１の集積回路からその試験用ｌ−１をバイパスするよ
うに自動的に４１１定プ【ノブラムを編集するので、試
験０１１間を大幅に短縮することができる。したかって
、ＩＩ’ｓ、 （＋”１時間内に試験装置１台あたりの
試験個数を飛ｖ１°１′的にｌηやずことかできる効果
かある。
・果かいつも良の試験用［］については（ｎ＋１）個
［１の集積回路からその試験用ｌ−１をバイパスするよ
うに自動的に４１１定プ【ノブラムを編集するので、試
験０１１間を大幅に短縮することができる。したかって
、ＩＩ’ｓ、 （＋”１時間内に試験装置１台あたりの
試験個数を飛ｖ１°１′的にｌηやずことかできる効果
かある。
第１図は集積回路の試験用［」と判定結果の−・例を小
ず図、 第２図はこの発明による実施例の構成図、第ｒ（図はこ
の発明による実施例の〕１．＋−チャートを小１゛図、 第４図は第３図のステップ２８の部分のフ「＋ −チト
一トの・例を小ず図、 第５図は第３（図のステップ２３の部分のソｌ’ｌ −
チャートの・例を小ず図。 １・・・・・・７１１１１定開始指示部、２・・・・・
・制御部、３・・・・・・ｉ１１定部、４・・・・）゛
ストパター７発生部、５・・・用良／不良判定部、６・
・・・・・試験される集積回路、１１・・統３１処理部
、１２・・・・測定プ１ノグラノ・編集部。 代理人 弁理士 小 俣 欽 １・ｊ第１図 第２図 第３図
ず図、 第２図はこの発明による実施例の構成図、第ｒ（図はこ
の発明による実施例の〕１．＋−チャートを小１゛図、 第４図は第３図のステップ２８の部分のフ「＋ −チト
一トの・例を小ず図、 第５図は第３（図のステップ２３の部分のソｌ’ｌ −
チャートの・例を小ず図。 １・・・・・・７１１１１定開始指示部、２・・・・・
・制御部、３・・・・・・ｉ１１定部、４・・・・）゛
ストパター７発生部、５・・・用良／不良判定部、６・
・・・・・試験される集積回路、１１・・統３１処理部
、１２・・・・測定プ１ノグラノ・編集部。 代理人 弁理士 小 俣 欽 １・ｊ第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 １、 １ｌｌｌｌｌ定１）ｉｌ始１ｈ ／ｌＣ部、＋Ｉ
ｉ制御部、ｄｐｊ定部、フストバターン発生部および良
／不良判定部をもつ集積回路試験装置において、 統、１１処理部と、１Ｊ１１１定ブ１１ダブ１１グラム
を備え、ｎ個の集積回路を試験し、 １）１Ｊ記ｎ （１’Ｉ Ｏ） 果Ｊｅｔ １１すｙδ
の各試験用１］について」１／不良のノ゛−夕の累４１
’ｉ １１’ｉ果を前記籾１；１処理部て集１１１し、 試験１．Ｉ、果か良の試験用１１をバイパスするように
旧誼７Ｉｉｌｌ冗ブ１グラノ、編集部て７１Ｄｌ定ブ１
１グソノ、を編集し、 （ｎ＋１）個１１の集積回路からは前記′ｌｌ１ｌｌ定
ブｌｉｔクノト編集部で編犯した測定プＩＪグラムによ
り試験４ることを１、）−徴とする集積回路試験装置Ｉ
５１゜
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58086323A JPS59211874A (ja) | 1983-05-17 | 1983-05-17 | 集積回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58086323A JPS59211874A (ja) | 1983-05-17 | 1983-05-17 | 集積回路試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59211874A true JPS59211874A (ja) | 1984-11-30 |
| JPH0450535B2 JPH0450535B2 (ja) | 1992-08-14 |
Family
ID=13883624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58086323A Granted JPS59211874A (ja) | 1983-05-17 | 1983-05-17 | 集積回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59211874A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312845A (ja) * | 1988-06-10 | 1989-12-18 | Nec Yamaguchi Ltd | 半導体装置の検査方法 |
| JPH08114652A (ja) * | 1994-10-13 | 1996-05-07 | Nec Corp | 半導体集積回路の試験方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5867505A (en) * | 1996-08-07 | 1999-02-02 | Micron Technology, Inc. | Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit |
-
1983
- 1983-05-17 JP JP58086323A patent/JPS59211874A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312845A (ja) * | 1988-06-10 | 1989-12-18 | Nec Yamaguchi Ltd | 半導体装置の検査方法 |
| JPH08114652A (ja) * | 1994-10-13 | 1996-05-07 | Nec Corp | 半導体集積回路の試験方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0450535B2 (ja) | 1992-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10142288A (ja) | Ｉｄｄｑを求める装置及び方法 | |
| JPS63274885A (ja) | 半導体集積回路をバ−ン・イン中に試験する方法及び回路基板 | |
| JPS59211874A (ja) | 集積回路試験装置 | |
| JPH0574909A (ja) | ウエハテスト方法 | |
| JPS62124470A (ja) | 論理回路診断方法 | |
| JPH06265596A (ja) | 多機能デバイス試験方法 | |
| EP0194788B1 (en) | Automatic test equipment and method for operating it | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JPH1126537A (ja) | 半導体ウエハ装置のテスト方法 | |
| JPS59141077A (ja) | 集積回路測定装置 | |
| JP2868462B2 (ja) | 半導体集積回路テスト方法およびテスト制御装置 | |
| JP2822738B2 (ja) | 半導体ｉｃの検査方法 | |
| JPS63256875A (ja) | 電子回路パツケ−ジ試験方法 | |
| JPS609136A (ja) | 自己試験タイプｌｓｉ | |
| JPH04205899A (ja) | 半導体製造装置 | |
| JP2765855B2 (ja) | 半導体装置の検査方法 | |
| JPH04177852A (ja) | 半導体記憶回路素子の試験方法 | |
| JPH03214081A (ja) | 半導体集積回路のテスト方法 | |
| JPH07142547A (ja) | チップ毎に冗長回路を有するｉｃメモリのテスト方法お よびテストシステム | |
| JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
| KR0148723B1 (ko) | 단일 모듈 구조를 갖는 검사 장비를 이용한 집적회로 병렬 검사 시스템 및 방법 | |
| JPS60249072A (ja) | 半導体素子特性測定装置 | |
| JPH05114639A (ja) | 半導体集積回路 | |
| JPS6283676A (ja) | Ｉｃ試験方式 | |
| JPH0694795A (ja) | 半導体集積回路検査装置 |