JPS59211306A - 集積回路出力段 - Google Patents
集積回路出力段Info
- Publication number
- JPS59211306A JPS59211306A JP59094424A JP9442484A JPS59211306A JP S59211306 A JPS59211306 A JP S59211306A JP 59094424 A JP59094424 A JP 59094424A JP 9442484 A JP9442484 A JP 9442484A JP S59211306 A JPS59211306 A JP S59211306A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- integrated circuit
- output
- power supply
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3071—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with asymmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はモノリシックシリコン集積回路（ＩＣ増幅器に
用いられる出力段に関する。出力段の良く知られた形と
して米国特許第３，９７４，４５６号に開示され請求さ
れた形が一例として挙けられる。
用いられる出力段に関する。出力段の良く知られた形と
して米国特許第３，９７４，４５６号に開示され請求さ
れた形が一例として挙けられる。
この特許は、Ｐチャンネル接合電界効果トランジスタ（
Ｊ Ｐ Ｅ Ｔ ）テバイスによってバイアスされてい
る一対のＮＰＮ出力トランジスタについて教示している
。この回路は、ナンヨナルセミコンダクタコーポレーシ
ョン（Ｎａｔｉｏｎａｌ ３ｃｍ１ｃｏｎｄｕｃｔｏ＋
Ｃｏｒｐｏｒａｔ ｉｏｎ ）等から市販されている］
、 Ｆ １５６が実例として挙けられる。
Ｊ Ｐ Ｅ Ｔ ）テバイスによってバイアスされてい
る一対のＮＰＮ出力トランジスタについて教示している
。この回路は、ナンヨナルセミコンダクタコーポレーシ
ョン（Ｎａｔｉｏｎａｌ ３ｃｍ１ｃｏｎｄｕｃｔｏ＋
Ｃｏｒｐｏｒａｔ ｉｏｎ ）等から市販されている］
、 Ｆ １５６が実例として挙けられる。
相補形トランジスタを用いたＩＣ増幅器出力段の別の一
般的に用いられる形としてＬＭ１６３が挙けられる。こ
れもナショナルセミコンダクタコーポレーンヨン等から
市販されている。斯かる出、力段の場合、ＮＰＮトラン
ジスタは出力端子電流詠として作動し、従ってプルアッ
プ機能を示す。
般的に用いられる形としてＬＭ１６３が挙けられる。こ
れもナショナルセミコンダクタコーポレーンヨン等から
市販されている。斯かる出、力段の場合、ＮＰＮトラン
ジスタは出力端子電流詠として作動し、従ってプルアッ
プ機能を示す。
ＰＮＰトランジスタは電流シンクとして作動し、プルダ
ウン機能を示−′ｉｌ″。斯かる構成によって良好な特
性が与えられるが電流ンンク能力の非対Ｗ＋： １９が
つきまとう。ＰＮＰＩ−ランジスタは、Ｎ１）Ｎ＋・ラ
ンジスタが供給゛Ｔるのと同程度の電流を／／りするこ
とはできない。また、高周波領域ではわずかに周波数対
利得ロールオフ特性の非対称性の問題がつきまとう。概
して、ＩＣＩ）ＮＰトランジスタの利得帯域中はＮＰＮ
トランジスタよりもかなり低くなっている。高周波領域
でＡＩ［ａ 、？山形テバイスを用いる払出力は正信号
撮幅と負信号揚幅の１１）ｊに位相ソフトを示−Ｊ−９ 上記から明らかなことは、Ｎ、Ｉ）Ｎ出力テバイスが好
ましいが、斯かる回路の最も一般的なものυ；ｊ−Ｊ
１” Ｅ Ｔバイアスを用いているため、厳しい製１告
管理の下にＪ１川εＴ特性を糾持しなけれｉ／：１立【
らないことである。
ウン機能を示−′ｉｌ″。斯かる構成によって良好な特
性が与えられるが電流ンンク能力の非対Ｗ＋： １９が
つきまとう。ＰＮＰＩ−ランジスタは、Ｎ１）Ｎ＋・ラ
ンジスタが供給゛Ｔるのと同程度の電流を／／りするこ
とはできない。また、高周波領域ではわずかに周波数対
利得ロールオフ特性の非対称性の問題がつきまとう。概
して、ＩＣＩ）ＮＰトランジスタの利得帯域中はＮＰＮ
トランジスタよりもかなり低くなっている。高周波領域
でＡＩ［ａ 、？山形テバイスを用いる払出力は正信号
撮幅と負信号揚幅の１１）ｊに位相ソフトを示−Ｊ−９ 上記から明らかなことは、Ｎ、Ｉ）Ｎ出力テバイスが好
ましいが、斯かる回路の最も一般的なものυ；ｊ−Ｊ
１” Ｅ Ｔバイアスを用いているため、厳しい製１告
管理の下にＪ１川εＴ特性を糾持しなけれｉ／：１立【
らないことである。
本発明の目的は、従来のバイボーシ回路素子を用いてバ
イアスされているＮ ｉ） Ｎ ＋・ランジスタを用い
たＩＣ出力段を提供１−ることにある。
イアスされているＮ ｉ） Ｎ ＋・ランジスタを用い
たＩＣ出力段を提供１−ることにある。
本発明の別の目的は、互いに接Ｈｌトさｎたーダ・」の
Ｎ Ｐ Ｎ出力トランジスタであって、該出力トランジ
スタの対が位相外に駆動されるように入力電流を反映す
る電流ミラーを含もバイアスネットワークに接続された
一対のＮ Ｉ） Ｎ出力トランジスタを結合することに
ある。
Ｎ Ｐ Ｎ出力トランジスタであって、該出力トランジ
スタの対が位相外に駆動されるように入力電流を反映す
る電流ミラーを含もバイアスネットワークに接続された
一対のＮ Ｉ） Ｎ出力トランジスタを結合することに
ある。
本発明の更に別の目的は、プルダウンテバイスヲＰ Ｎ
Ｐ ）ランジスタから駆動せしめている一１対！ のＮ１）Ｎ出力トランジスタであって、該Ｐ Ｎ ｉ）
）ランジスタを、プルアップデバイスに適用さ汎たド
ライブに結合さ′ｉ″１．た入力を泡する電流ミラーと
して用いる複合回路を形成する一対のＩｌ’Ｎ出力トラ
ンジスタを用いることにある。
Ｐ ）ランジスタから駆動せしめている一１対！ のＮ１）Ｎ出力トランジスタであって、該Ｐ Ｎ ｉ）
）ランジスタを、プルアップデバイスに適用さ汎たド
ライブに結合さ′ｉ″１．た入力を泡する電流ミラーと
して用いる複合回路を形成する一対のＩｌ’Ｎ出力トラ
ンジスタを用いることにある。
上記及び他の１渚目的は以下の構成を有−する回路によ
って達成される。一対の整合さノｔたＮＰＮＩｊｊカト
ランジスタかそのエミッタ・コレクタ回路を、供給レー
ル間に直列に結合せしめるようになっている。こｎら２
つのデバイスの接合は回１俗出力ノードを構成している
。ラテラルＰ Ｎ ）） ）ランジスタかプルアップデ
バイスＫ４合されており、これにより、信号径路に関す
る限り、ＮＰＮ出力プルダウンがＰＮＰのように作用す
る複合回路が形成される。しかし、出力端子に関−する
限り、ＮＰＮテバイス性能は達成される。プルアノブチ
・くイスは段入力端子から直接あるいは、エミッタフォ
ロワを径で駆動される。第２ Ｐ Ｎ Ｐう１ラルトラ
ノジスタがこの複合デバイスに結合さノ１ており、これ
により、段入力端子に直接、結合された人力を有する電
流ミラーが形成される。この電流ミラーは出力段に静止
・・イアスを与えるように作動する一対の足止、流ノッ
クを含も。Ｐ Ｎ １．’ トランジスタはＰ Ｎ Ｐ
複合出力プルダウンドライバを・・イアスするのにＺ・
１シ、Ｎ Ｐ Ｎ １−ランジスタはＮ Ｐ Ｎフルア
ップトランジスタをバイアス−Ｊ−にとか分る。
って達成される。一対の整合さノｔたＮＰＮＩｊｊカト
ランジスタかそのエミッタ・コレクタ回路を、供給レー
ル間に直列に結合せしめるようになっている。こｎら２
つのデバイスの接合は回１俗出力ノードを構成している
。ラテラルＰ Ｎ ）） ）ランジスタかプルアップデ
バイスＫ４合されており、これにより、信号径路に関す
る限り、ＮＰＮ出力プルダウンがＰＮＰのように作用す
る複合回路が形成される。しかし、出力端子に関−する
限り、ＮＰＮテバイス性能は達成される。プルアノブチ
・くイスは段入力端子から直接あるいは、エミッタフォ
ロワを径で駆動される。第２ Ｐ Ｎ Ｐう１ラルトラ
ノジスタがこの複合デバイスに結合さノ１ており、これ
により、段入力端子に直接、結合された人力を有する電
流ミラーが形成される。この電流ミラーは出力段に静止
・・イアスを与えるように作動する一対の足止、流ノッ
クを含も。Ｐ Ｎ １．’ トランジスタはＰ Ｎ Ｐ
複合出力プルダウンドライバを・・イアスするのにＺ・
１シ、Ｎ Ｐ Ｎ １−ランジスタはＮ Ｐ Ｎフルア
ップトランジスタをバイアス−Ｊ−にとか分る。
第１図には、出力咳が＋＼／ｃｃに接続さノ′１．た錨
１子１０及び接地されたーｙ晶子を４５する供給レール
から作動している状態て示さノ′１．ている。収出力に
１゜端子１２にあり、人力錯ｌｉＪ’−Ｌ５か１−）１
（駆動さ）′１．る。
１子１０及び接地されたーｙ晶子を４５する供給レール
から作動している状態て示さノ′１．ている。収出力に
１゜端子１２にあり、人力錯ｌｉＪ’−Ｌ５か１−）１
（駆動さ）′１．る。
以下の論述では、トランジスタヘース’Ｆｌ’；、流を
無視することに−する。トランジスタのベース・コレク
タ電流利得値は普通、１０Ｌｌを超えて、ベース７１．
１′。
無視することに−する。トランジスタのベース・コレク
タ電流利得値は普通、１０Ｌｌを超えて、ベース７１．
１′。
流がコレクタ電流の１％を下回るため、斯かる近似は妥
当であり有用である。
当であり有用である。
Ｎ Ｐ Ｎ ＋−ランジスタ１４及び１５が出力トラン
ジスタであり（同一寸法に）普通は整合されている。ト
ランジスタ１４は出力端子１２のプルアップデバイスと
して作動し、出力電流を供給する。
ジスタであり（同一寸法に）普通は整合されている。ト
ランジスタ１４は出力端子１２のプルアップデバイスと
して作動し、出力電流を供給する。
トランジスタ１５は出力電流をノックする出力プルダウ
ンデバイスである。ラテラルＰＮ■）トランジスタ１６
かトランジスタ１５に結合さｎており、これにより、Ｎ
Ｐ Ｎ出力トランジスタが１） Ｎ Ｐ トランジス
タであるかのように作動する複合都を形成シている。ト
ランジスタ１４のベースは入力端子１ろから直接、駆動
される。エミッタフォロワとして接続されているトラン
ジスタ１７は入力端子１６からトランジスタ１８のエミ
ッタを駆［ｌｌｌ１−１−る。トランジスタ１８はダイ
オード接ｈｃ Ｐ Ｎ Ｐラテラルであって、Ｐ Ｎ
ｌ） ｌ・ランゾスタ１６と共に電流ミラーとして作動
するものである。定電流デバイス１９及び２０は、それ
ぞれ、トランジスタ１８及び１６に接地用電流径路を供
給する。
ンデバイスである。ラテラルＰＮ■）トランジスタ１６
かトランジスタ１５に結合さｎており、これにより、Ｎ
Ｐ Ｎ出力トランジスタが１） Ｎ Ｐ トランジス
タであるかのように作動する複合都を形成シている。ト
ランジスタ１４のベースは入力端子１ろから直接、駆動
される。エミッタフォロワとして接続されているトラン
ジスタ１７は入力端子１６からトランジスタ１８のエミ
ッタを駆［ｌｌｌ１−１−る。トランジスタ１８はダイ
オード接ｈｃ Ｐ Ｎ Ｐラテラルであって、Ｐ Ｎ
ｌ） ｌ・ランゾスタ１６と共に電流ミラーとして作動
するものである。定電流デバイス１９及び２０は、それ
ぞれ、トランジスタ１８及び１６に接地用電流径路を供
給する。
トランジスタ１８及び１６は互いに整合されており、且
つ定電流デバイス１９及び２０は互いに整合されている
が、これは電流ミラーが統一電流利得を有するようにす
るためである。トランジスタ１７はトランジスタ１８の
エミッタをＶ Ｂ Ｅ 電圧シフトで駆動し、これに利
し、トランジスタ１４はトランジスタ１６のエミッタを
同様のＶ Ｂ ｒら電圧シフトで駆動することが分る７
、回路Ｊ二の静１１バイアスは次のように設定される。
つ定電流デバイス１９及び２０は互いに整合されている
が、これは電流ミラーが統一電流利得を有するようにす
るためである。トランジスタ１７はトランジスタ１８の
エミッタをＶ Ｂ Ｅ 電圧シフトで駆動し、これに利
し、トランジスタ１４はトランジスタ１６のエミッタを
同様のＶ Ｂ ｒら電圧シフトで駆動することが分る７
、回路Ｊ二の静１１バイアスは次のように設定される。
すなわち、′「；。
流シンク１９は、Ｉ、 ニー 第３ となるように、
ダイオード接続トランジスタ１８及びトランジスタ１７
を流れる電流１３ ′ｆ：通−＋−０［・シンジスタ
１７及び１４は釣合いが取れており共に駆動さｒ、るた
め、１２＝ＸＪ、（ＸけτＪ法比率を表わす）となる。
ダイオード接続トランジスタ１８及びトランジスタ１７
を流れる電流１３ ′ｆ：通−＋−０［・シンジスタ
１７及び１４は釣合いが取れており共に駆動さｒ、るた
め、１２＝ＸＪ、（ＸけτＪ法比率を表わす）となる。
トランジスタ１８及び１６によって形成さ第１．る電流
ミラーにより、Ｉ、ｉ−、ＨＩ に近似される。トラン
ジスタ１４に１２が導油すると、１．を増力［１すべく
端子１２がプルアップされろ。トランジスタ１５ＶＣ１
ａ が流れると、端子１２がプルダウンされる。端子
１２が上昇すると、トランジスタ１６のエミッタがプル
アップされ、これにより１４ が増加する。ある時点
になると、１４ は、トランジスタ１５の１６ か
１２ とバランスをとってＪ２ Ｉ１、ｅ ＋Ｉ
４ になるように十分なベース電流を）・ランジスタ
１５に与える量だけＩ５ を越える。１２−１０１、
であり且つＩ１はＩ４に近似しているため、１６は０．
９ Ｉ２に 近くなる。かくして、ト［ラノンノジスタ
１５にかかるバイアスは主に１．に よって決定される
。静止バイアスｔｄ、十Ｖｃｃ と大地との中間にあ
る端子１２における電位を確Ｍする。
ミラーにより、Ｉ、ｉ−、ＨＩ に近似される。トラン
ジスタ１４に１２が導油すると、１．を増力［１すべく
端子１２がプルアップされろ。トランジスタ１５ＶＣ１
ａ が流れると、端子１２がプルダウンされる。端子
１２が上昇すると、トランジスタ１６のエミッタがプル
アップされ、これにより１４ が増加する。ある時点
になると、１４ は、トランジスタ１５の１６ か
１２ とバランスをとってＪ２ Ｉ１、ｅ ＋Ｉ
４ になるように十分なベース電流を）・ランジスタ
１５に与える量だけＩ５ を越える。１２−１０１、
であり且つＩ１はＩ４に近似しているため、１６は０．
９ Ｉ２に 近くなる。かくして、ト［ラノンノジスタ
１５にかかるバイアスは主に１．に よって決定される
。静止バイアスｔｄ、十Ｖｃｃ と大地との中間にあ
る端子１２における電位を確Ｍする。
抵抗負荷（図示せず）が端子１２に接続されると、負荷
かどこに帰還されるかに応じて回路は負荷電流を供給し
たりあるいはタスクしたり１−る。
かどこに帰還されるかに応じて回路は負荷電流を供給し
たりあるいはタスクしたり１−る。
負６４ｆが犬地圧帰還される場合は、回路は次のように
負荷電流を供給するみすなわあ、負荷が接地されると、
負荷は端子１２をフルダウンする。ずろと、トランジス
タ１４のＶＪ３Ｅ が増加し、より皓しくトランジスタ
１４をオンにする。これは、トランジスタ１４が負荷電
流を供給し且つ負荷の端子１２をプルダウンする１頃向
に対抗するためである。斯かる作用によりトランジスタ
１６０ノースがプルダウンされ、これにより■、が減少
し、その結果、１６ が減少する。■、が］、のレベ
ルまで低下する時点になると、トランジスタ１５はオフ
になる。
負荷電流を供給するみすなわあ、負荷が接地されると、
負荷は端子１２をフルダウンする。ずろと、トランジス
タ１４のＶＪ３Ｅ が増加し、より皓しくトランジスタ
１４をオンにする。これは、トランジスタ１４が負荷電
流を供給し且つ負荷の端子１２をプルダウンする１頃向
に対抗するためである。斯かる作用によりトランジスタ
１６０ノースがプルダウンされ、これにより■、が減少
し、その結果、１６ が減少する。■、が］、のレベ
ルまで低下する時点になると、トランジスタ１５はオフ
になる。
負荷が＋Ｖｃｃに帰還する場合は、端子１２がプルダウ
ンされる。すると、トランジスタ１６のＶＩ３Ｅ が増
加し、これにより１４か増加する。１゛ると、トランジ
スタ１５に流れ込もベース′雌流が増加する。こｆ”Ｌ
は、トランジスタ１５が負荷′直ηｒ、をタスクし且つ
負荷の端子１２をプルアップする卸向にχ・」抗するｆ
−ｃめである。しか［ッ、出カドラン／スタ動作に１す
ｆカ・るノットか′−卜してもＩ・ラン／メタ１４かオ
フにならないことかがろ。この状１ｊ１３Ｊ、トランジ
スタ１５か負向市びし全ン／りしてＬ・ても継続する。
ンされる。すると、トランジスタ１６のＶＩ３Ｅ が増
加し、これにより１４か増加する。１゛ると、トランジ
スタ１５に流れ込もベース′雌流が増加する。こｆ”Ｌ
は、トランジスタ１５が負荷′直ηｒ、をタスクし且つ
負荷の端子１２をプルアップする卸向にχ・」抗するｆ
−ｃめである。しか［ッ、出カドラン／スタ動作に１す
ｆカ・るノットか′−卜してもＩ・ラン／メタ１４かオ
フにならないことかがろ。この状１ｊ１３Ｊ、トランジ
スタ１５か負向市びし全ン／りしてＬ・ても継続する。
かくして、トう／／スタ１４に、Ｊ、トランジスタ１５
をオフに−３−ろＩ、を継６″ｌ、シて９１ｄ；τづ−
ることかできる。
をオフに−３−ろＩ、を継６″ｌ、シて９１ｄ；τづ−
ることかできる。
端子１５がドフィバノースに結合さｆＬる場合、そのレ
ベルは端子１２のレベルの上の■則ミ１４になるのが普
通である。
ベルは端子１２のレベルの上の■則ミ１４になるのが普
通である。
上記のことから分かるように、ＮＰＮ出力トランジスタ
は従来のＩＣ部品からバイアスされ且つ駆動され、Ｊ
Ｆ Ｅ ’Ｉ’もしくは他の新種のデバイスは必要ない
。更に、出力デバイスは高周波特性の良くない大型１）
ＮＰトランジスタを心安としない。
は従来のＩＣ部品からバイアスされ且つ駆動され、Ｊ
Ｆ Ｅ ’Ｉ’もしくは他の新種のデバイスは必要ない
。更に、出力デバイスは高周波特性の良くない大型１）
ＮＰトランジスタを心安としない。
第２図は、第１図の回路の代替実施例である。
この場合、同じように機能する部品については、同一の
符号が用いられる。主な違いは出力段入力回路にある１
、トランジスタ１４はエミッタフォロワトランジスタ２
２から駆動され、トランジスタ２２は電流ミラーも駆動
する。ダイオード接続トランジスタ２ＳｉｉＶＢｇ
レベルンフ１ｆｌｉ７’、ｃい、これによりトランジス
タ１８のエミッタを端子１ろのレベルの下の２ＶＢＥＫ
駆動する。回路は第１図の場合と同じように作動するが
、ただ異なる点け、端子１３が端子１２を上回る２ＶＢ
ｆ： の電位にあることである。抵抗２１がトランジス
タ１５のエミッタに言まれでおり、この抵抗はトランジ
スタ１５と共に作動するトランジスタ１６から生しるフ
ィードバックループを安定化する作動を行なう。この抵
抗は約２０オームの値を有するのが普通であろう。
符号が用いられる。主な違いは出力段入力回路にある１
、トランジスタ１４はエミッタフォロワトランジスタ２
２から駆動され、トランジスタ２２は電流ミラーも駆動
する。ダイオード接続トランジスタ２ＳｉｉＶＢｇ
レベルンフ１ｆｌｉ７’、ｃい、これによりトランジス
タ１８のエミッタを端子１ろのレベルの下の２ＶＢＥＫ
駆動する。回路は第１図の場合と同じように作動するが
、ただ異なる点け、端子１３が端子１２を上回る２ＶＢ
ｆ： の電位にあることである。抵抗２１がトランジス
タ１５のエミッタに言まれでおり、この抵抗はトランジ
スタ１５と共に作動するトランジスタ１６から生しるフ
ィードバックループを安定化する作動を行なう。この抵
抗は約２０オームの値を有するのが普通であろう。
第３図は別の代替実施例を示′ｆ′。第１１図と同じ機
能を行な５部品については、同一の符号を用いた。第１
図及び第２図の実施例から以下のことが分る。すなわち
、端子１２の電位が変わると、■。
能を行な５部品については、同一の符号を用いた。第１
図及び第２図の実施例から以下のことが分る。すなわち
、端子１２の電位が変わると、■。
は変調する。イ用となれば、ｌ・ランジスタ１６のコレ
クターエミッタ電圧が変わるからである。これによりＩ
６ も変化する。すなわち、１．が一定のままである
からである。これｒｊ、無負荷状態では、出力信号が変
化すると、ｌ・ラン／メタ１５の得策性が変調するから
である。こノＬｄ無ｐｔ （；？ｉての電力損失を意味
するため好ましいことで＆、’ｉ、’ ｆ、ｃい１、第
６図の回路はこの問題を１簀消して（・る。第ろ図の１
易合、定電ｍ、デバイス２０は１・゛ラン／メタ２５に
ｉｉｔ＋’換えられており、このトう／／タスク５はト
ランジスタ１７から、駆動さｆする第２電流ミラーの一
部となる。トランジスタ１８に流ｆ１．る電流が、ダイ
オード接続トランジスタ２７に結合さ〕ｌ、たトンンジ
スタ２６に反復される。トランジスタ２７はトランジス
タ２５に直接、結合されているため、■！。
クターエミッタ電圧が変わるからである。これによりＩ
６ も変化する。すなわち、１．が一定のままである
からである。これｒｊ、無負荷状態では、出力信号が変
化すると、ｌ・ラン／メタ１５の得策性が変調するから
である。こノＬｄ無ｐｔ （；？ｉての電力損失を意味
するため好ましいことで＆、’ｉ、’ ｆ、ｃい１、第
６図の回路はこの問題を１簀消して（・る。第ろ図の１
易合、定電ｍ、デバイス２０は１・゛ラン／メタ２５に
ｉｉｔ＋’換えられており、このトう／／タスク５はト
ランジスタ１７から、駆動さｆする第２電流ミラーの一
部となる。トランジスタ１８に流ｆ１．る電流が、ダイ
オード接続トランジスタ２７に結合さ〕ｌ、たトンンジ
スタ２６に反復される。トランジスタ２７はトランジス
タ２５に直接、結合されているため、■！。
の値（は、これも１４ として反映するトランジスタ
２６のコレクタ電流と同じである。■、は■５ヲ追跡ス
るため、トランジスタ１５のベース電流には変化がなく
、従って、端子１２における電位の無負荷変化から生じ
る１゜には変化がみられない。
２６のコレクタ電流と同じである。■、は■５ヲ追跡ス
るため、トランジスタ１５のベース電流には変化がなく
、従って、端子１２における電位の無負荷変化から生じ
る１゜には変化がみられない。
第２電流ミラー（トランジスタ２５及び２〕）はトラン
ジスタ１５の回りに高利得不ガチブフイードバソクルー
ブを形成していることが分る。抵抗２８及びコンデンサ
２９は、このルーフが高周波数において安定となるよう
に、このルーフを周波数油漬している。抵抗２８かある
のは、タイオード接続トランジスタ２７のみが（へ対地
インピーダンスを示−ｆからである。従って、コ」（杭
２８を犬ｔ’Ｌると比ＩＩメ的小さな容量のコンデンサ
２９を用いることができる。抵抗６０は′Φ゛、流ミラ
ーのｄ−ｃ特性のバランスをとるために入れられる。普
通、抵抗２８及び６０の値は、回路のｂ−ｃ性能にほと
んど影響か出ない程小さな値のｉ５にオームになってい
る。コンデンサ２９は普通、約５ピコフアラツドである
。
ジスタ１５の回りに高利得不ガチブフイードバソクルー
ブを形成していることが分る。抵抗２８及びコンデンサ
２９は、このルーフが高周波数において安定となるよう
に、このルーフを周波数油漬している。抵抗２８かある
のは、タイオード接続トランジスタ２７のみが（へ対地
インピーダンスを示−ｆからである。従って、コ」（杭
２８を犬ｔ’Ｌると比ＩＩメ的小さな容量のコンデンサ
２９を用いることができる。抵抗６０は′Φ゛、流ミラ
ーのｄ−ｃ特性のバランスをとるために入れられる。普
通、抵抗２８及び６０の値は、回路のｂ−ｃ性能にほと
んど影響か出ない程小さな値のｉ５にオームになってい
る。コンデンサ２９は普通、約５ピコフアラツドである
。
第１図は、本発明を用いた出力段の略図、第２図は本発
明に係る別の実施例の略図、第６図は改良された無負荷
性能特性を有する別の実施例の略図である。 １２：出力端子 １６：入力端子 １４：第１導電型トラン／スタ １６：叱２導′「旧すトランジスタ １Ｚ、１８：結合１・歳 特、；′１出願人 ナンヨナル・セミコンダクター
・コーホレー／ヨノ
明に係る別の実施例の略図、第６図は改良された無負荷
性能特性を有する別の実施例の略図である。 １２：出力端子 １６：入力端子 １４：第１導電型トラン／スタ １６：叱２導′「旧すトランジスタ １Ｚ、１８：結合１・歳 特、；′１出願人 ナンヨナル・セミコンダクター
・コーホレー／ヨノ
Claims (1)
- 【特許請求の範囲】 （１１入力端子及び出力端子並びに動作電力源に接続可
能な第１電力供給レール及び第２電力供給レールを有す
るモノリンツク集積回路出力段において、 そのエミッタ・コレクタ回路を上記第ル−ルと第２レー
ルとの間に直列に結合せしめている一対の類似の導′亀
型トランジスタであって、上記トランジスタ対の接合が
上記出力端子となっている一対の類似の導電タイプトラ
ンジスタ、上記トランジスタ対の一方のベースを上記入
力端子から駆動するための手段、及び 上記入力端子に結合された入力及び上記トランジスタ対
の他方のベースを駆動すべく結合された出力を有する電
流ミラ一手段 を含もことを特徴とするモノリシック集積回路出力段。 （２）前記電流ミラー千成が一対の定電流デバイスを更
に含み、該定電流デバイス対の一方がにＪ記電流ミラー
人力に結合され他方が前記電流ミラー出力に結合されて
いることを特徴とする特許請求の範囲第１項に記載のモ
ノリ？ツク集積回路出力ＩＲ。 （３） 前記電流ミラー人力が前記入力端子に結合さ
れている人力を有するエミッタフォロワから駆動されて
いることを特徴とする特許請求の範囲第１項に記載のモ
ノリシック集積回路出力段。 （４） ｔｍ記エミッタフォロワが前記第１トランジ
スタのベースの駆動も行ない」］つ１１１１記エミノタ
ノオロワを前記＊流ミラー人力に結合−ｒる／こめにレ
ベルシフトダイオードが用いられることを特徴とする特
許請求の範囲第６項に記載の１日ノリンツク集積回路出
力段。 （５）入力端子及び出力端手並ひに動作箱−力臨に接続
可能な第１電力供給レール及び第２電力供給レールを有
するモノリンツク集積回１烙出力段において、 第１及び第２の類似の導電型トランジスタであって、そ
のエミッタ・コレクタ回路を上記第１電力供給レールと
第２電力供給ンールの間に直列に結合せしめることによ
り、上記第１１−ランジスタと第２トランジスタの接合
が上記出力端子になる第１及び第２の類似の導電型トラ
ンジスタ、上記第１トランジスタのベースを上記入力端
子に結合するための手段、 第４相袖型トランジスタのエミッタ・コレクタ回路烙を
上記第２トランジスタのベースに結合して複合トランジ
スタを形成するための手段、上記第２トランジスタと上
記第２市：力供給レールとの間に第１電流径回を与える
ための手段、第４相袖型トランジスタのコレクタとベー
スを共に」二記第６トランノスタのベースに結合して、
上記第ろトラン／メタと共に電流ミラーを形成し且つ上
記第２電力供給レールへの第２′肛流径路に結合１−る
ための手段、及び 上記第４トランゾスタのエミッタを」二記入力端子に結
合するための手段 を含むことを！＃徴とするモノリシック集積回路出力段
。 （６）前記第４トランジスタエミッタが前記の類似の導
電型の第５エミノタクオロワ接Ｍｈうｙンスタによって
前記入力端子に結合さルていることを特徴とする特許請
求の範囲第５項に記載のモノリシック集積回路出力段。 （力 ＡｆＪ記第１電流径路及び第２′ｒｉコ、流径路
が第６及び第７の類似の導電型のトランジスタから成る
コレクタ・エミッタ回路を含−ｂことを特徴とする特許
請求の・範囲第６項に８［２俄のモノリシック集積回路
出力段。 （８）前記第１電流径路のコンダクタンスを変調して、
前記出力端子における電位変化からＩトじる前記第６ト
ランジスタのコンダクタンスの変化に整合させるための
手段を更に営０ことを特徴とする特許請求の範囲第７ｊ
角に記ツ１表のにノリ／ツク集積回路出力投。 （９）前記変調手段が周波数補償を含もことを特徴とす
る特許請求の範囲第８項に記１便のモノリンツク集積回
路出力段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US493539 | 1983-05-11 | ||
| US06/493,539 US4553044A (en) | 1983-05-11 | 1983-05-11 | Integrated circuit output driver stage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59211306A true JPS59211306A (ja) | 1984-11-30 |
Family
ID=23960666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59094424A Pending JPS59211306A (ja) | 1983-05-11 | 1984-05-11 | 集積回路出力段 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4553044A (ja) |
| JP (1) | JPS59211306A (ja) |
| DE (1) | DE3416850A1 (ja) |
| FR (1) | FR2546002B1 (ja) |
| GB (1) | GB2139841B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4598213A (en) * | 1984-09-24 | 1986-07-01 | Motorola, Inc. | Bipolar transient driver |
| NL8801066A (nl) * | 1988-04-25 | 1989-11-16 | At & T & Philips Telecomm | Schakelmatrix voor telecommunicatiecentrales. |
| NL8801103A (nl) * | 1988-04-28 | 1989-11-16 | Philips Nv | Transistorschakeling met stuurstroombegrenzing. |
| US5021682A (en) * | 1989-05-11 | 1991-06-04 | National Semiconductor Corporation | Instantaneous power limiting circuit |
| US4910160A (en) * | 1989-06-06 | 1990-03-20 | National Semiconductor Corporation | High voltage complementary NPN/PNP process |
| DE4036406C2 (de) * | 1990-11-15 | 1994-06-30 | Telefunken Microelectron | Ausgangsstufe für Verstärker |
| DE4136605A1 (de) * | 1991-11-07 | 1993-05-13 | Philips Patentverwaltung | Verstaerker |
| US5296765A (en) * | 1992-03-20 | 1994-03-22 | Siliconix Incorporated | Driver circuit for sinking current to two supply voltages |
| GB9303137D0 (en) * | 1993-02-17 | 1993-03-31 | Plessey Semiconductors Ltd | Integrated circuit amplifiers |
| US5530386A (en) * | 1993-11-24 | 1996-06-25 | National Semiconductor Corporation | Storage charge reduction circuit for bipolar input/output devices |
| JPH07235868A (ja) * | 1994-02-23 | 1995-09-05 | Nec Corp | 電流バッファ回路 |
| US5548233A (en) * | 1995-02-28 | 1996-08-20 | Motorola, Inc. | Circuit and method of biasing a drive transistor to a data bus |
| EP1041713A1 (en) * | 1999-03-30 | 2000-10-04 | STMicroelectronics S.r.l. | Voltage follower circuit |
| US7330017B2 (en) * | 2004-01-29 | 2008-02-12 | Enpirion, Inc. | Driver for a power converter and a method of driving a switch thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50102277A (ja) * | 1974-01-02 | 1975-08-13 | ||
| JPS5245855A (en) * | 1975-10-08 | 1977-04-11 | Matsushita Electric Ind Co Ltd | Composite pnp-type transistor circuit |
| JPS53101250A (en) * | 1977-02-16 | 1978-09-04 | Sony Corp | Transistor amplifier circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT993318B (it) * | 1973-09-20 | 1975-09-30 | Ates Componenti Elettron | Perfezionamento in un amplificato re di potenza in classe |
| SU576979A3 (ru) * | 1971-02-05 | 1977-10-15 | Атес Компоненти Электроничи С.П.А. (Фирма) | Усилитель низкой частоты |
| JPS5441861B2 (ja) * | 1972-10-04 | 1979-12-11 | ||
| GB1467057A (en) * | 1973-05-24 | 1977-03-16 | Rca Corp | Amplifier with over-current protection |
| US3863169A (en) * | 1974-01-18 | 1975-01-28 | Rca Corp | Composite transistor circuit |
| CA1029819A (en) * | 1974-01-22 | 1978-04-18 | William Peil | Audio amplifier for integrated circuit fabrication having controlled idling current |
| US3903479A (en) * | 1974-01-24 | 1975-09-02 | Rca Corp | Transistor base biasing using semiconductor junctions |
| US3974456A (en) * | 1975-02-12 | 1976-08-10 | National Semiconductor Corporation | Amplifier output stage |
| US3979606A (en) * | 1975-09-05 | 1976-09-07 | Rca Corporation | Current level detector |
| JPS55143809A (en) * | 1979-04-25 | 1980-11-10 | Hitachi Ltd | Push-pull circuit |
| JPS56140648A (en) * | 1980-04-04 | 1981-11-04 | Hitachi Ltd | Semiconductor integrated circuit device |
| US4331886A (en) * | 1980-06-23 | 1982-05-25 | International Business Machines Corporation | Current switch driving circuit arrangements |
| JPS57160206A (en) * | 1981-03-27 | 1982-10-02 | Toshiba Corp | Fine current source circuit |
-
1983
- 1983-05-11 US US06/493,539 patent/US4553044A/en not_active Expired - Fee Related
-
1984
- 1984-05-08 DE DE19843416850 patent/DE3416850A1/de active Granted
- 1984-05-09 FR FR848407114A patent/FR2546002B1/fr not_active Expired - Fee Related
- 1984-05-11 GB GB08412133A patent/GB2139841B/en not_active Expired
- 1984-05-11 JP JP59094424A patent/JPS59211306A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50102277A (ja) * | 1974-01-02 | 1975-08-13 | ||
| JPS5245855A (en) * | 1975-10-08 | 1977-04-11 | Matsushita Electric Ind Co Ltd | Composite pnp-type transistor circuit |
| JPS53101250A (en) * | 1977-02-16 | 1978-09-04 | Sony Corp | Transistor amplifier circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3416850A1 (de) | 1984-11-15 |
| GB2139841B (en) | 1987-01-28 |
| FR2546002A1 (fr) | 1984-11-16 |
| US4553044A (en) | 1985-11-12 |
| GB2139841A (en) | 1984-11-14 |
| DE3416850C2 (ja) | 1993-02-18 |
| FR2546002B1 (fr) | 1991-04-05 |
| GB8412133D0 (en) | 1984-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59211306A (ja) | 集積回路出力段 | |
| US4587491A (en) | IC class AB amplifier output stage | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JPH0263206A (ja) | カレントミラー回路 | |
| JPH0480406B2 (ja) | ||
| JPH0527282B2 (ja) | ||
| US4045745A (en) | Low-frequency power amplifier | |
| JP3442872B2 (ja) | Ｂｔｌ出力回路 | |
| KR0142318B1 (ko) | 증폭회로 | |
| JPH0362042B2 (ja) | ||
| JPS60103811A (ja) | カレントミラ− | |
| JPH0258911A (ja) | 電力増幅回路 | |
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JPS6112108A (ja) | ホール素子信号入力回路 | |
| JPH07112137B2 (ja) | ベース電流補償回路 | |
| JPH03746Y2 (ja) | ||
| JPS6030209A (ja) | フイルタ回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JPH036022Y2 (ja) | ||
| JPH0243387B2 (ja) | ||
| JPS588766B2 (ja) | プッシュプル出力回路 | |
| JPS6238010A (ja) | 出力増幅器 | |
| JPS6217885B2 (ja) | ||
| JPH0113228B2 (ja) | ||
| JPS6313575B2 (ja) |