JPS5921042A - 絶縁体膜貫通導体路の製造法 - Google Patents
絶縁体膜貫通導体路の製造法Info
- Publication number
- JPS5921042A JPS5921042A JP13032182A JP13032182A JPS5921042A JP S5921042 A JPS5921042 A JP S5921042A JP 13032182 A JP13032182 A JP 13032182A JP 13032182 A JP13032182 A JP 13032182A JP S5921042 A JPS5921042 A JP S5921042A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- hole
- thickness
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の利用分野
本発明は、ＩＣ（集積回路）内部あるいはＩＣ相互間の
高密度配線に必要な多層配線あるいは多層配線基板にお
ける層間導体路形成法にとりわけ有効なものである。
高密度配線に必要な多層配線あるいは多層配線基板にお
ける層間導体路形成法にとりわけ有効なものである。
（２）従来技術
ＩＣ内部における多層配線の層間導体路の形成は一般に
絶縁膜の化学エツチングによる逆台形状の穴形成、導体
の蒸着、導体のバターニング、上層の絶縁膜形成という
プロセスの繰返しにより行彦われている。配線の微細化
を達成するためには配線線巾およびスペースの微細化が
必要なことはいうまでも寿いが、スルーホール径の微細
化が最も重要である。化学エッチの場合、穴壁面の傾斜
角は通常はぼ４５° で、傾斜角は一般には、それより
小さくなる場合が多い。４５°の傾斜角をもつスルーホ
ールではその径の下限は膜厚のほぼ２倍と考えられてい
る。ＩＣの配線形成プロセスにおいては絶縁膜の厚さは
１μｍ以上が必要とされ、この場合のスルーホール径の
下限は２μｍとなる。
絶縁膜の化学エツチングによる逆台形状の穴形成、導体
の蒸着、導体のバターニング、上層の絶縁膜形成という
プロセスの繰返しにより行彦われている。配線の微細化
を達成するためには配線線巾およびスペースの微細化が
必要なことはいうまでも寿いが、スルーホール径の微細
化が最も重要である。化学エッチの場合、穴壁面の傾斜
角は通常はぼ４５° で、傾斜角は一般には、それより
小さくなる場合が多い。４５°の傾斜角をもつスルーホ
ールではその径の下限は膜厚のほぼ２倍と考えられてい
る。ＩＣの配線形成プロセスにおいては絶縁膜の厚さは
１μｍ以上が必要とされ、この場合のスルーホール径の
下限は２μｍとなる。
サブミクロン線巾の配線が実現できたとしてもスルーホ
ールの径が膜厚と同程度では全体としての高集積化はあ
まり期待できない。スルーホールをこれ以上微細化する
には絶縁膜厚を薄くするか穴壁面の傾斜角を太きくシ、
直角に近ずける必要がある。すなわち、従来の多層配線
形成プロセスにおいて行なわれていた方法では、スルー
ホールのように大きな段差がある部分においては金属層
を蒸着しこれをホトエツチングするような方法では、金
属蒸着時に段差部で金属膜かうすくなること、段差によ
るパターン精度の劣化が問題となった。
ールの径が膜厚と同程度では全体としての高集積化はあ
まり期待できない。スルーホールをこれ以上微細化する
には絶縁膜厚を薄くするか穴壁面の傾斜角を太きくシ、
直角に近ずける必要がある。すなわち、従来の多層配線
形成プロセスにおいて行なわれていた方法では、スルー
ホールのように大きな段差がある部分においては金属層
を蒸着しこれをホトエツチングするような方法では、金
属蒸着時に段差部で金属膜かうすくなること、段差によ
るパターン精度の劣化が問題となった。
とくに傾斜角が大きくカリ直角に近づくとスルーホール
壁面における蒸着膜厚は非常に小さくなる。
壁面における蒸着膜厚は非常に小さくなる。
その為に従来の貫通孔導体形成法では充分１氏抵抗の貫
通孔導体路を形成することができなかった。
通孔導体路を形成することができなかった。
（３）発明の目的
本発明の目的はこのような困難を克服して絶縁体ｊ換埋
と同等かそれより小さな寸法の直径をもつスルーホール
の加工法を提供することにある。
と同等かそれより小さな寸法の直径をもつスルーホール
の加工法を提供することにある。
（４）発明の総括説明
上記目的を達成するための本発明の構成は、スパッタエ
ツチングにより有機質絶縁膜にスルーホールを穿孔させ
たのち、上記スルーホール内部に導体層を形成し、しか
る後、上記絶縁膜上およびスルーホール部全面に絶縁被
膜で被って、後、上記スルーホール位置に対応した該被
膜を再び穿孔させることにある。
ツチングにより有機質絶縁膜にスルーホールを穿孔させ
たのち、上記スルーホール内部に導体層を形成し、しか
る後、上記絶縁膜上およびスルーホール部全面に絶縁被
膜で被って、後、上記スルーホール位置に対応した該被
膜を再び穿孔させることにある。
本発明は垂直に近い傾斜角の側壁よりなるスルーホール
に対する導体設置がスルーホールの底面に直接金属を堆
積することにより実現される。すなわち公知の技術を用
いて適当なマスクを用いた大部分のみの金属蒸着により
、導体金属が堆積される。金属堆積層をその厚さが絶縁
膜とほぼ等しくなるまで堆積させることが肝要である。
に対する導体設置がスルーホールの底面に直接金属を堆
積することにより実現される。すなわち公知の技術を用
いて適当なマスクを用いた大部分のみの金属蒸着により
、導体金属が堆積される。金属堆積層をその厚さが絶縁
膜とほぼ等しくなるまで堆積させることが肝要である。
この堆積ののち、一旦、絶縁膜を全面に形成し、該膜の
スルーホール部にのみ穴ケ明け、その穴を通じて絶縁膜
面上に形成しようとする配線層とスルーホール導体との
電気的接続がはかられる。
スルーホール部にのみ穴ケ明け、その穴を通じて絶縁膜
面上に形成しようとする配線層とスルーホール導体との
電気的接続がはかられる。
このように、本発明はスルーホールをすべて導体で充填
し、さらにその上部に一旦絶縁膜を形成することによっ
て平坦化が図られる。以下図面を用いて詳述する。
し、さらにその上部に一旦絶縁膜を形成することによっ
て平坦化が図られる。以下図面を用いて詳述する。
（５）実施例
第１図（ａ）〜（ｇ）は本発明の一実施例としての概略
工程図である。
工程図である。
第１図ａ）に示すように、酸化膜１１を形成したＳＩ基
板１２上にアルミニウム配線１３を行ない、その上に厚
さ１０μｍの有機質絶縁膜１４を設置した。この有機絶
縁膜はスパッタエツチングが容易なものならば、とくに
材料は限定されない。つぎに、第１図ｂ）に示すように
、厚さ０．３μｍのモリブデン膜１５を蒸着したのち、
直径１０μｍφの孔１５′を形成すべくホトエツチング
した。さらに第１図Ｃ）に示すように、モリブデン膜１
５をマスクとして有機質膜を酸素雰囲気中でスパッタエ
ツチングした。これによって得られたスルーホール１４
′の側壁は８０’以上の急峻彦傾斜角を有している。つ
ぎに第１図ｄ）に示すように面に垂直に上方からアルミ
ニウム１６．１７を蒸着した。
板１２上にアルミニウム配線１３を行ない、その上に厚
さ１０μｍの有機質絶縁膜１４を設置した。この有機絶
縁膜はスパッタエツチングが容易なものならば、とくに
材料は限定されない。つぎに、第１図ｂ）に示すように
、厚さ０．３μｍのモリブデン膜１５を蒸着したのち、
直径１０μｍφの孔１５′を形成すべくホトエツチング
した。さらに第１図Ｃ）に示すように、モリブデン膜１
５をマスクとして有機質膜を酸素雰囲気中でスパッタエ
ツチングした。これによって得られたスルーホール１４
′の側壁は８０’以上の急峻彦傾斜角を有している。つ
ぎに第１図ｄ）に示すように面に垂直に上方からアルミ
ニウム１６．１７を蒸着した。
この際蒸着膜１６の厚さが上記有機質絶縁膜１４の厚さ
にほぼ等しくなるように調節した。つぎに、上記モリブ
デン膜１５を電極として電解エツチングを行ない、モリ
ブデン膜１５およびその上部に堆積したアルミニウム膜
１７を除去した。つぎに第１図ｅ）に示すように上記酸
化膜１１と同質の絶縁膜１８を基板全面に設置した。つ
ぎに、第１図ｆ）に示すようにホトエツチング法により
有機絶縁膜１８のスルーホール部１８′を開口した。
にほぼ等しくなるように調節した。つぎに、上記モリブ
デン膜１５を電極として電解エツチングを行ない、モリ
ブデン膜１５およびその上部に堆積したアルミニウム膜
１７を除去した。つぎに第１図ｅ）に示すように上記酸
化膜１１と同質の絶縁膜１８を基板全面に設置した。つ
ぎに、第１図ｆ）に示すようにホトエツチング法により
有機絶縁膜１８のスルーホール部１８′を開口した。
さらにこの上部にアルミニウム金属層１９を蒸着し、ホ
トエツチングを行なって所定の形状に加工し第１図ｇ）
に示す構造のスルーホール導体路を形成した。この実施
例においては、絶縁体膜厚２μｍ１モリブデンマスク孔
径２μｍφの貫通導体路を作製した。
トエツチングを行なって所定の形状に加工し第１図ｇ）
に示す構造のスルーホール導体路を形成した。この実施
例においては、絶縁体膜厚２μｍ１モリブデンマスク孔
径２μｍφの貫通導体路を作製した。
他の膜厚孔径についても行なったが同様の良好な結果が
得られた。
得られた。
第１図（ａ）〜（ｇ）は本発明のプロセスを説明する断
面図である。 １１・・・酸化膜、１２・・・シリコン基板、１３・・
・導体、１４・・・絶縁膜、１５・・・金属マスク、１
６．１７・・・第 ｌ 図 第 １ 図
面図である。 １１・・・酸化膜、１２・・・シリコン基板、１３・・
・導体、１４・・・絶縁膜、１５・・・金属マスク、１
６．１７・・・第 ｌ 図 第 １ 図
Claims (1)
- スパッタエツチングにより有機質絶縁膜にスルーホール
を穿孔する工程と、上記スルーホール内部に導体を形成
する工程と、一旦全面を絶縁被膜で被う工程と、つぎに
上記スルーホール位置の該被膜を再で穿孔する工程とを
有することを特徴とする絶縁体膜貫通導体路の・思造法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13032182A JPS5921042A (ja) | 1982-07-28 | 1982-07-28 | 絶縁体膜貫通導体路の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13032182A JPS5921042A (ja) | 1982-07-28 | 1982-07-28 | 絶縁体膜貫通導体路の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5921042A true JPS5921042A (ja) | 1984-02-02 |
Family
ID=15031534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13032182A Pending JPS5921042A (ja) | 1982-07-28 | 1982-07-28 | 絶縁体膜貫通導体路の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5921042A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60262445A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1982
- 1982-07-28 JP JP13032182A patent/JPS5921042A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60262445A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| US20030111439A1 (en) | Method of forming tapered electrodes for electronic devices | |
| KR0124644B1 (ko) | 반도체소자의 다층금속배선의 형성방법 | |
| JPH05218645A (ja) | 薄膜多層配線基板の製造方法 | |
| JPS5968953A (ja) | モノリシツク集積回路の製造方法 | |
| JPS5921042A (ja) | 絶縁体膜貫通導体路の製造法 | |
| JP2682668B2 (ja) | 半導体装置の金属化層間の相互接続を提供する方法及び装置 | |
| JP3055176B2 (ja) | 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法 | |
| JPH05218646A (ja) | 薄膜多層配線基板の製造方法 | |
| KR100340852B1 (ko) | 반도체소자의다층금속배선형성방법 | |
| JPH0330992B2 (ja) | ||
| JPH0435047A (ja) | 半導体装置の多層配線形成方法 | |
| US20040063295A1 (en) | One-mask process flow for simultaneously constructing a capacitor and a thin film resistor | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| JPH06283863A (ja) | 多層配線基板の製造方法 | |
| JPH03263833A (ja) | テーパエツチング方法 | |
| JPH03181195A (ja) | 配線基板の製造方法 | |
| KR20000012966A (ko) | 반도체 장치의 콘택 제조방법 | |
| JPS6015948A (ja) | 半導体装置の製造法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH04133426A (ja) | 半導体装置の製造方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05109902A (ja) | 半導体装置の製造方法 | |
| JPH06163714A (ja) | 多層配線構造の半導体装置及びその製造方法 |