JPS59209075A - インバ−タのパルス幅変調制御方法 - Google Patents
インバ−タのパルス幅変調制御方法Info
- Publication number
- JPS59209075A JPS59209075A JP58083735A JP8373583A JPS59209075A JP S59209075 A JPS59209075 A JP S59209075A JP 58083735 A JP58083735 A JP 58083735A JP 8373583 A JP8373583 A JP 8373583A JP S59209075 A JPS59209075 A JP S59209075A
- Authority
- JP
- Japan
- Prior art keywords
- gate pattern
- timer
- time
- switching element
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、複数台のインバータを並列運転する場合に有
効なインバータのパルス幅変調制御方法に関する。
効なインバータのパルス幅変調制御方法に関する。
〔発明の技術的背景およびその問題点〕インバータのパ
ルス幅変調（以下ＰＷＭという）制御のために以前はア
ナログ方式が採用されていた。アナログ方式の場合は、
ＰＷＭ制御をおこなうために高度な波形制御をおこなう
必要があり、回路構成が極めて複雑になる。したがって
回路調整にも多大な手間を要し、仕様変更にも簡単に対
応できないという問題がめった。
ルス幅変調（以下ＰＷＭという）制御のために以前はア
ナログ方式が採用されていた。アナログ方式の場合は、
ＰＷＭ制御をおこなうために高度な波形制御をおこなう
必要があり、回路構成が極めて複雑になる。したがって
回路調整にも多大な手間を要し、仕様変更にも簡単に対
応できないという問題がめった。
このような問題点を解決するものとして近年はディジタ
ル方式によるＰＷＭ制御がおこなわれている。ディジタ
ル方式のＰＷＭ制御は、予め記憶集子内にＰＷＭ波形を
記憶しておき、このＰＷＭ波形のデータテーブルに従っ
て主回路スイッチング素子の点弧タイミングをとるもの
である。第１図にディジタル方式によるＰＷＭ制御装置
の具体例を示す。マイクロコンピュータ１には、スイッ
チング素子５の点弧をおこなうゲート回路４と、点弧タ
イミングのための時間をカウントするタイマ２とが接続
されており、タイマ２には発振ｉ３からのクロック信号
が入力している。マイクロコンピュータ１からタイマ２
に予めプリセット値が与えられており、クロック信号が
入力する毎にタイマ２はカウントダウンされる。タイマ
２すＳタイムアツプするとタイムアツプ信号がマイクロ
コンピュータ１１入力され、マイクロコンピュータ１か
らゲートパターンがゲート回路４に与えられる。
ル方式によるＰＷＭ制御がおこなわれている。ディジタ
ル方式のＰＷＭ制御は、予め記憶集子内にＰＷＭ波形を
記憶しておき、このＰＷＭ波形のデータテーブルに従っ
て主回路スイッチング素子の点弧タイミングをとるもの
である。第１図にディジタル方式によるＰＷＭ制御装置
の具体例を示す。マイクロコンピュータ１には、スイッ
チング素子５の点弧をおこなうゲート回路４と、点弧タ
イミングのための時間をカウントするタイマ２とが接続
されており、タイマ２には発振ｉ３からのクロック信号
が入力している。マイクロコンピュータ１からタイマ２
に予めプリセット値が与えられており、クロック信号が
入力する毎にタイマ２はカウントダウンされる。タイマ
２すＳタイムアツプするとタイムアツプ信号がマイクロ
コンピュータ１１入力され、マイクロコンピュータ１か
らゲートパターンがゲート回路４に与えられる。
ゲート回路４はこのゲートパターンに応じたゲート信号
をスイッチング素子５に出力して点弧をおこなう。
をスイッチング素子５に出力して点弧をおこなう。
このＰＷＭ制御装置の動作、を第２図のタイムチャート
と第３図のフローチャートによりさらに説明する。第２
図（二おける符号■■■■と第３囚における符号■■■
■は同じタイミングをあられすものである。マイクロコ
ンピュータ１は時刻■で電圧を出力するためのゲートパ
ターンＧＰＩ（Ｕ：オン、■＝オフ、Ｗ：オン、Ｘ：オ
フ、Ｙニオン、Ｚ：オフ）をゲート回路４に出力しくス
テップ３２）、プリセット値Ｔ１をタイマ２に出力して
セットする（ステップ；３３）。時刻■でタイマ２がタ
イムアツプすると（ステップ３４）、マイクロコンピュ
ータ１は出力電圧を零にするためのゲートパターンＧＰ
２（Ｕ：オン、■：オン＃Ｗ：オン。
と第３図のフローチャートによりさらに説明する。第２
図（二おける符号■■■■と第３囚における符号■■■
■は同じタイミングをあられすものである。マイクロコ
ンピュータ１は時刻■で電圧を出力するためのゲートパ
ターンＧＰＩ（Ｕ：オン、■＝オフ、Ｗ：オン、Ｘ：オ
フ、Ｙニオン、Ｚ：オフ）をゲート回路４に出力しくス
テップ３２）、プリセット値Ｔ１をタイマ２に出力して
セットする（ステップ；３３）。時刻■でタイマ２がタ
イムアツプすると（ステップ３４）、マイクロコンピュ
ータ１は出力電圧を零にするためのゲートパターンＧＰ
２（Ｕ：オン、■：オン＃Ｗ：オン。
Ｘ：オフ、Ｙ：オフ、ｚ：オフ）をゲート回路４に出力
しくステップ３５）、プリセット値Ｔ２をタイマ２（二
重力してセットする（ステップ３６）。時刻■でタイマ
２がタイムアツプすると（ステ・ノブ３７）、マイクロ
コンピュータ１はゲートノ（ターンＧＰＩをゲート回路
４に出力しくステップ３８）、プリセット値Ｔ２をタイ
マ２に出力しでセ・ノドする（ステップ３９）。時刻■
でタイマ２がタイムアツプすると（ステップ４０）、以
下６０度毎：ニゲートパターンを切換えて以上の動作を
繰り返す。ゲートパターンは６０度毎にＶ相→Ｘ相→Ｗ
相→Ｙ相−？Ｕ相→２相のように循環し、Ｘ相、Ｙ相、
２相のゲートパターンは、各々Ｕ相、■相、Ｗ相と逆の
ゲートパターンとなる。またプリセ・ント仙Ｔ１、Ｔ２
は、２Ｔ１＋Ｔ２＝６０’となるよう（二選ばれる。
しくステップ３５）、プリセット値Ｔ２をタイマ２（二
重力してセットする（ステップ３６）。時刻■でタイマ
２がタイムアツプすると（ステ・ノブ３７）、マイクロ
コンピュータ１はゲートノ（ターンＧＰＩをゲート回路
４に出力しくステップ３８）、プリセット値Ｔ２をタイ
マ２に出力しでセ・ノドする（ステップ３９）。時刻■
でタイマ２がタイムアツプすると（ステップ４０）、以
下６０度毎：ニゲートパターンを切換えて以上の動作を
繰り返す。ゲートパターンは６０度毎にＶ相→Ｘ相→Ｗ
相→Ｙ相−？Ｕ相→２相のように循環し、Ｘ相、Ｙ相、
２相のゲートパターンは、各々Ｕ相、■相、Ｗ相と逆の
ゲートパターンとなる。またプリセ・ント仙Ｔ１、Ｔ２
は、２Ｔ１＋Ｔ２＝６０’となるよう（二選ばれる。
ところがこの従来のＰＷＭ制御装置で、１台のインバー
タを運転する場合には問題がなＧ）カニ１複数台のイン
バータを並列運転する場合（二次のような問題がある。
タを運転する場合には問題がなＧ）カニ１複数台のイン
バータを並列運転する場合（二次のような問題がある。
まず、各ＰＷＭ制御装置（二発振器を別々に設けた場合
、並列運転されるインノく一タ間の出力電圧の位相が不
一致となるためイ／ノクータ間の負荷分担制御が複雑と
なる。上記問題点を考慮して各ＰＷＭ制御装置に共通の
発振器を設けてインバータ間の位相を合わせる方法が考
えられるが、通常発振器の出力周波数は〕（ルス幅の伶
１ｊ御精度を決定するものであるのでインノ（−夕周波
数に比べて極めて高い周波数（例えばＩＭＨ２）となる
。このような高い周波数のノくルス信号をインバータ間
で伝達することは、配線インダクタンスや配線キャパシ
タンスの影響の問題やノイズ耐量の低下の問題を生ずる
ため非常に困難である。
、並列運転されるインノく一タ間の出力電圧の位相が不
一致となるためイ／ノクータ間の負荷分担制御が複雑と
なる。上記問題点を考慮して各ＰＷＭ制御装置に共通の
発振器を設けてインバータ間の位相を合わせる方法が考
えられるが、通常発振器の出力周波数は〕（ルス幅の伶
１ｊ御精度を決定するものであるのでインノ（−夕周波
数に比べて極めて高い周波数（例えばＩＭＨ２）となる
。このような高い周波数のノくルス信号をインバータ間
で伝達することは、配線インダクタンスや配線キャパシ
タンスの影響の問題やノイズ耐量の低下の問題を生ずる
ため非常に困難である。
本発明は上記事情を考慮してなされたもので、並列運転
されるインバータ間の出力電圧の位相な同期させたＰＷ
Ｍ制御がおこなえるインバータのパルス幅変調制御方法
を提供することを目的とする。
されるインバータ間の出力電圧の位相な同期させたＰＷ
Ｍ制御がおこなえるインバータのパルス幅変調制御方法
を提供することを目的とする。
この目的を達成するために本発明によるインバータのパ
ルス幅変調制御方法は ゲートパターンを変化させる電流通流区間内の位相の基
準となる予め定められた周波数の位相基準パルスと、合
計値がこの位相基準パルスの１周期に等しい第１のタイ
マ時間と第２のタイマ時間とを定め、 囚 奇数番目の前記位相基準パルスに同期して前記ゲー
ト回路に第１のゲートパターンをセットするとともに、
タイマに前記第１のタイマ時間をセットし、前記第１の
ゲートパターンに従って前記スイッチング素子を点弧し
、 ＣＢ） 前記第１のタイマ時間がタイムアツプするの
に同期して前記ゲート回路に第２のゲートパターンをセ
ットし、この第２のゲートパターンに従って前記スイッ
チング素子を点弧し、 ＜ｃ＞ 偶数番目の前記位相基準パルスに同期して前
記タイマに前記第２のタイマ時間をセットし、０ 前記
第２のタイマ時間がタイムアツプするのに同期して前記
ゲート回路に前記第１のゲートパターンをセットし、前
記第１のゲートパターンに゛従って前記スイッチング素
子を点弧し、上記（４）〜（５）の過程を前記電流通流
区間内で繰り返すことにより、位相基準パルスに同期し
たパルス幅変調をおこなうことを特徴とする。
ルス幅変調制御方法は ゲートパターンを変化させる電流通流区間内の位相の基
準となる予め定められた周波数の位相基準パルスと、合
計値がこの位相基準パルスの１周期に等しい第１のタイ
マ時間と第２のタイマ時間とを定め、 囚 奇数番目の前記位相基準パルスに同期して前記ゲー
ト回路に第１のゲートパターンをセットするとともに、
タイマに前記第１のタイマ時間をセットし、前記第１の
ゲートパターンに従って前記スイッチング素子を点弧し
、 ＣＢ） 前記第１のタイマ時間がタイムアツプするの
に同期して前記ゲート回路に第２のゲートパターンをセ
ットし、この第２のゲートパターンに従って前記スイッ
チング素子を点弧し、 ＜ｃ＞ 偶数番目の前記位相基準パルスに同期して前
記タイマに前記第２のタイマ時間をセットし、０ 前記
第２のタイマ時間がタイムアツプするのに同期して前記
ゲート回路に前記第１のゲートパターンをセットし、前
記第１のゲートパターンに゛従って前記スイッチング素
子を点弧し、上記（４）〜（５）の過程を前記電流通流
区間内で繰り返すことにより、位相基準パルスに同期し
たパルス幅変調をおこなうことを特徴とする。
以下図示の実施例により本発明を説明する。本実施例に
よるパルス幅変調制御方法を実現するための制御装置は
、第４図に示すように、マイクロコンピュータ１とタイ
マ２と発振器３とゲート回路４とで構成されＣいる。ゲ
ート回路４はスイッチング素子５の点弧をおこなう回路
であり、マイクロコンピュータ１から与えられるゲート
パターンに従って各スイッチング素子５の制御をおこな
う。マイクロコンピュータ１には点弧タイミングのため
の時間をカウントするタイマ２が接続されており、タイ
マ２には発振器３からのクロック信号が入力している。
よるパルス幅変調制御方法を実現するための制御装置は
、第４図に示すように、マイクロコンピュータ１とタイ
マ２と発振器３とゲート回路４とで構成されＣいる。ゲ
ート回路４はスイッチング素子５の点弧をおこなう回路
であり、マイクロコンピュータ１から与えられるゲート
パターンに従って各スイッチング素子５の制御をおこな
う。マイクロコンピュータ１には点弧タイミングのため
の時間をカウントするタイマ２が接続されており、タイ
マ２には発振器３からのクロック信号が入力している。
タイマ２に対するプリセット１１ｎはマイクロコンピュ
ータ１から与えられ、クロック信号が入力するとタイマ
２はカウントダウンされる。さらに本制御装置には、ゲ
ートパターンを変化させる位相の基準となる位相基準パ
ルスＣＫがマイクロコンピュータ１に割込パルスとして
入力している点に特徴がある。この位相基準パルスＣＫ
は、各インバータに共通の発振器（図示せず）から与え
られ、インバータの出力周波数ｆに対して１２ｆの周波
数である。もっとも各インバータの制御装置内に位相基
準パルス発生用発振器を設け、そのうちの一台の発振器
を共通の発振器として用いてもよい。この場合、この発
振器に異常が生じても他の発振器に自動的に切換えるこ
とにより冗長性をもたせ、信頼性の向上が図れる。
ータ１から与えられ、クロック信号が入力するとタイマ
２はカウントダウンされる。さらに本制御装置には、ゲ
ートパターンを変化させる位相の基準となる位相基準パ
ルスＣＫがマイクロコンピュータ１に割込パルスとして
入力している点に特徴がある。この位相基準パルスＣＫ
は、各インバータに共通の発振器（図示せず）から与え
られ、インバータの出力周波数ｆに対して１２ｆの周波
数である。もっとも各インバータの制御装置内に位相基
準パルス発生用発振器を設け、そのうちの一台の発振器
を共通の発振器として用いてもよい。この場合、この発
振器に異常が生じても他の発振器に自動的に切換えるこ
とにより冗長性をもたせ、信頼性の向上が図れる。
次（二本実施例によるＰＷＭ制御方法を第５図、第６図
を用いて説明する。まず位相基準パルスＣＫを１パルス
毎に奇数番目の位相基準パルスＣＫＩと偶数番目の位相
基準パルスＣＫ２とに区別するようにする。このために
例えばマイクロコンピュータ１内のメモリの１ビツトか
らなるフラグを位相基準パルスＣＫが入力する度に交互
に「１」にしたり「０」にしたりする。そして例えばこ
のフラグが「１」のとき位相基準パルスｅ Ｋ １、「
０」のとき位相基準パルスＣＫ２と定義して３くことに
より区別すればよい。
を用いて説明する。まず位相基準パルスＣＫを１パルス
毎に奇数番目の位相基準パルスＣＫＩと偶数番目の位相
基準パルスＣＫ２とに区別するようにする。このために
例えばマイクロコンピュータ１内のメモリの１ビツトか
らなるフラグを位相基準パルスＣＫが入力する度に交互
に「１」にしたり「０」にしたりする。そして例えばこ
のフラグが「１」のとき位相基準パルスｅ Ｋ １、「
０」のとき位相基準パルスＣＫ２と定義して３くことに
より区別すればよい。
位相基準パルスＣＫが入力するとマイクロコンピュータ
１は第５図に示す割込みルーチンに入り、まず入力した
位相基準パルスＣＫが奇数番目の位相基準パルスＣＫＩ
であるか判断しくステップ５１）、位相基準パルスＣＫ
Ｉであわばステップ５２に進む。その際フラグをｒＯＪ
にしておく。このようにすれば次の位相基準パルスＣＫ
が入力した場合フラグの内容から偶数番目の位相基準パ
ルスＣＫ２であることがわかり、その場合にはステップ
５６は進む。その際同様にフラグを「１」にしておく。
１は第５図に示す割込みルーチンに入り、まず入力した
位相基準パルスＣＫが奇数番目の位相基準パルスＣＫＩ
であるか判断しくステップ５１）、位相基準パルスＣＫ
Ｉであわばステップ５２に進む。その際フラグをｒＯＪ
にしておく。このようにすれば次の位相基準パルスＣＫ
が入力した場合フラグの内容から偶数番目の位相基準パ
ルスＣＫ２であることがわかり、その場合にはステップ
５６は進む。その際同様にフラグを「１」にしておく。
位相基準パルスＣＫＩが入力するとステップ５２に進み
、ゲートパターンＧＰＩをゲート回路４に出力する。こ
のゲートパターンＧＰＩは電圧を出力するためのもので
、Ｘ相のスイッチング素子５がオフして、Ｕ相のスイッ
チング素子５がオンする。次に第１のタイマ時間のプリ
セット値ＴＡをタイマ２に出力してセットする（ステッ
プ５３）。
、ゲートパターンＧＰＩをゲート回路４に出力する。こ
のゲートパターンＧＰＩは電圧を出力するためのもので
、Ｘ相のスイッチング素子５がオフして、Ｕ相のスイッ
チング素子５がオンする。次に第１のタイマ時間のプリ
セット値ＴＡをタイマ２に出力してセットする（ステッ
プ５３）。
するとタイマ２は、発振器３からのクロックパルスが入
力するたびに減算し、時間ＴＡ後の時刻■でタイマ２が
タイムアツプすると（ステップ５４）、マイクロコンピ
ュータ１はゲートパターンＧＰ２をゲート回路４に出力
する（ステップ５５）。ゲートパターンＧＰ２は出力電
圧を零にするためのもので、Ｙ相のスイッチング素子５
がオフしてＶ相のスイッチング素子５がオンして、出力
電圧が零（二なる。
力するたびに減算し、時間ＴＡ後の時刻■でタイマ２が
タイムアツプすると（ステップ５４）、マイクロコンピ
ュータ１はゲートパターンＧＰ２をゲート回路４に出力
する（ステップ５５）。ゲートパターンＧＰ２は出力電
圧を零にするためのもので、Ｙ相のスイッチング素子５
がオフしてＶ相のスイッチング素子５がオンして、出力
電圧が零（二なる。
時刻■で次の位相基準パルスＣＫ２が入力すると、フラ
グが「０」になっているのでステップ５６に進む。マイ
クロコンピュータ１は出力電圧を零にするゲートパター
ンＧＰ２をゲート回路４に出力する。このゲートパター
ンＧＰ２はステップ５５で出力したゲートパターンと同
じなので、スイッチング素子５の状態は変化しない。次
に第２のタイマ時間のプリセット値ＴＢをタイマ２に出
力してセットする（ステップ５７）。すると時間ＴＢ後
の時刻■でタイマ２がタイムマツプしくステップ５８）
、ゲートパターンＧＰＩをゲート回路４に出力する（ス
テップ５９）。すると再びＹ相のスイッチング素子５が
オンして■相のスイッチング素子５がオフして出力電圧
があられれる。
グが「０」になっているのでステップ５６に進む。マイ
クロコンピュータ１は出力電圧を零にするゲートパター
ンＧＰ２をゲート回路４に出力する。このゲートパター
ンＧＰ２はステップ５５で出力したゲートパターンと同
じなので、スイッチング素子５の状態は変化しない。次
に第２のタイマ時間のプリセット値ＴＢをタイマ２に出
力してセットする（ステップ５７）。すると時間ＴＢ後
の時刻■でタイマ２がタイムマツプしくステップ５８）
、ゲートパターンＧＰＩをゲート回路４に出力する（ス
テップ５９）。すると再びＹ相のスイッチング素子５が
オンして■相のスイッチング素子５がオフして出力電圧
があられれる。
以下、６０°毎に同様の動作が繰り返えされる。
ただし、６００毎にゲートパターンは循環する。この変
化の全体の様子を第７図に示す。また時間ＴＡと時間Ｔ
Ｂの合計値は、次式に示すように位相基準パルスＣＫの
周期である３０°になるよう（二選ぶ。
化の全体の様子を第７図に示す。また時間ＴＡと時間Ｔ
Ｂの合計値は、次式に示すように位相基準パルスＣＫの
周期である３０°になるよう（二選ぶ。
ＴＡ＋ＴＢ＝３０° ・・・（１）このよう
にすれば第６図に示す時間ＴＣと時間ＴＢが一致し、位
相基準パルスＣＫ２を中心として左右対象の時間、出力
電圧が零になる。
にすれば第６図に示す時間ＴＣと時間ＴＢが一致し、位
相基準パルスＣＫ２を中心として左右対象の時間、出力
電圧が零になる。
このように本実施例（二よれば位相基準パルスＣＫに同
期して、出力電圧の位相を定めることができる。このた
め並列運転するインバータ間の出力電圧位相を等しくす
ることができ、負荷分担制御をおこなう場合でも電圧制
御のみでおこなえる。
期して、出力電圧の位相を定めることができる。このた
め並列運転するインバータ間の出力電圧位相を等しくす
ることができ、負荷分担制御をおこなう場合でも電圧制
御のみでおこなえる。
次に位相基準パルスＣＫを第１の実施例より倍の周波数
２４ｆとした第２の実施例について説明する。本実施例
では、第１の実施例におけるステップ５１からステップ
５９の動作を、電流の通流区間６０°の間に２回繰り返
すようにし、時間ＴＡで時間ＴＢとの合計値を次式の如
く半分にすればよい。
２４ｆとした第２の実施例について説明する。本実施例
では、第１の実施例におけるステップ５１からステップ
５９の動作を、電流の通流区間６０°の間に２回繰り返
すようにし、時間ＴＡで時間ＴＢとの合計値を次式の如
く半分にすればよい。
ＴＡ＋ＴＢ＝１５° ・・・（２）本実施例に
よれば、第８図に示すようにより精密なパルス幅変調が
可能である。
よれば、第８図に示すようにより精密なパルス幅変調が
可能である。
次に位相基準パルスＣＫが第１の実施例の３倍の周波数
３６ｆとした第３の実施例について説明する。本実施例
では、第１の実施例におけるステップ５１からステップ
５９の動作を、電流の通流区間６０°の間に３回繰り返
すようにし、時間ＴＡと時間ＴＢとの合計値を次式の如
＜１／３にすればよい。
３６ｆとした第３の実施例について説明する。本実施例
では、第１の実施例におけるステップ５１からステップ
５９の動作を、電流の通流区間６０°の間に３回繰り返
すようにし、時間ＴＡと時間ＴＢとの合計値を次式の如
＜１／３にすればよい。
ＴＡ＋ＴＢ＝１０’ ・・・（３）本実施
例によれば第９図に示すようにより精密なパルス幅変調
が可能である。
例によれば第９図に示すようにより精密なパルス幅変調
が可能である。
このように本発明はどのようなパルスモードに対しても
適用可能である。
適用可能である。
タイマ２にタイマ時間のプリセット値ＴＡおよびＴＢを
どのように４えるかについて説明する。
どのように４えるかについて説明する。
ＰＷＭ制御により出力の定電圧制御を行なうような場合
には、定電圧制御増幅器（図示せず）の出力電圧をＡ／
Ｄ変換し、その値に応じてマイクロコンピュータ１内の
読出し専用メモリ（図示せず）に予め書込まれたプリセ
ット値ＴＡを読出す。プリセット値ＴＢは（１）〜（３
）式より計算して求める。
には、定電圧制御増幅器（図示せず）の出力電圧をＡ／
Ｄ変換し、その値に応じてマイクロコンピュータ１内の
読出し専用メモリ（図示せず）に予め書込まれたプリセ
ット値ＴＡを読出す。プリセット値ＴＢは（１）〜（３
）式より計算して求める。
またインバータを滑らかに運転開始するために、ＰＷＭ
制御を用いる場合には、運転開始時刻からｎ回目のプリ
セット値ＴＡ（ｎ）、ＴＢ（ｎ）を次式の如く定める。
制御を用いる場合には、運転開始時刻からｎ回目のプリ
セット値ＴＡ（ｎ）、ＴＢ（ｎ）を次式の如く定める。
ＴＡ（ｎ）＝ＴＡ（ｏ） 十ｎＸΔＴ −（４）ＴＢ
（ｎ）＝ＴＢ（ｏ）−ｎｘΔＴ ただしＴＡ （ｏ）、ＴＢ（ｏ）は各プリセット値Ｔ
Ａ （ｎ）、Ｔ Ｂ （ｎ）の初期値であり、ΔＴは増
加分である。なお、ＴＡ（ｎ）、Ｔ Ｂ （ｎ）はパル
スモード′に従い（１）〜（３）式を満足するように定
める。
（ｎ）＝ＴＢ（ｏ）−ｎｘΔＴ ただしＴＡ （ｏ）、ＴＢ（ｏ）は各プリセット値Ｔ
Ａ （ｎ）、Ｔ Ｂ （ｎ）の初期値であり、ΔＴは増
加分である。なお、ＴＡ（ｎ）、Ｔ Ｂ （ｎ）はパル
スモード′に従い（１）〜（３）式を満足するように定
める。
またＰＷＭ制御をおこなわない場合には、位相基準パル
スＣＫに同期してスイッチング素子を、第１０図に示す
ように、１８０°通電させるようにする。このためには
第１１図に示すように位相基準パルスＣＫが入力するた
びに循環するゲートパターンＧＰＩをゲート回路４に与
える。そして２ｗＭ制御が必要な場合のみ、ブ「グラム
をＰＷＭ制御モードに切換えてスイッチング素子を点弧
するヨウにする。このようにすることにより、スイッチ
ング素子のスイッチング損失を最小限度に抑えることが
できる。
スＣＫに同期してスイッチング素子を、第１０図に示す
ように、１８０°通電させるようにする。このためには
第１１図に示すように位相基準パルスＣＫが入力するた
びに循環するゲートパターンＧＰＩをゲート回路４に与
える。そして２ｗＭ制御が必要な場合のみ、ブ「グラム
をＰＷＭ制御モードに切換えてスイッチング素子を点弧
するヨウにする。このようにすることにより、スイッチ
ング素子のスイッチング損失を最小限度に抑えることが
できる。
以上の通り本発明によれば、位相基準パルスに同期して
ＰＷＭ制御ができるため、複数のインバータを同期して
並列運転できる。したがってインバータ間の負荷分担制
御を容易に力こなうことができる。また本発明による方
法を実施する装置は簡単な回路構成で実現できるため、
保守点検が容易である。さらにマイクロコンピュータを
用いることにより、パルスモードの変更や時間幅の選択
も容易におこなえる。
ＰＷＭ制御ができるため、複数のインバータを同期して
並列運転できる。したがってインバータ間の負荷分担制
御を容易に力こなうことができる。また本発明による方
法を実施する装置は簡単な回路構成で実現できるため、
保守点検が容易である。さらにマイクロコンピュータを
用いることにより、パルスモードの変更や時間幅の選択
も容易におこなえる。
第１図は従来のパルス幅変調制御装置を示すブロック図
、第２図及び第３図はそれぞれ従来のパルス幅変調制御
方法のタイムチャート及びフローチャート、 第４図は本発明の一実施例によるパルス幅変調制御方法
を実現するための制御装置のブロック図、第５図及び第
６図はそれぞれ同パルス幅変調制御方法のプロ・−チャ
ート及びタイムチャート、第７図は同パルス幅変調制御
方法のタイムチャート、第８図は本発明の第２の実施例
によるパルス幅変調制御方法のタイムチャート、 第９図は本発明の第３の実施例によるパルス幅変調制御
方法のタイムチャート、 第１０図及び第１１図はそれぞれパルス幅変調制御しな
い場合の制御方法のタイムチャート及びフローチャート
である。 １・・・マイクロコンピュータ、２・・・タイマ、３・
・・発振器、４・・・ゲート回路、５・・・スイッチン
グ素子、ＣＫ・・・位相基準パルス、ＧＰＩ 、ＧＰ２
・・・ケートパターン、ＴＡ、ＴＢ・・・タイマ時間。 出願人代理人 猪 股 清 第１図 第２図 び ６び 第４図 第６図 ＣＴ ３０’ ６Ｕ−第８図 帛９図 第１０図
、第２図及び第３図はそれぞれ従来のパルス幅変調制御
方法のタイムチャート及びフローチャート、 第４図は本発明の一実施例によるパルス幅変調制御方法
を実現するための制御装置のブロック図、第５図及び第
６図はそれぞれ同パルス幅変調制御方法のプロ・−チャ
ート及びタイムチャート、第７図は同パルス幅変調制御
方法のタイムチャート、第８図は本発明の第２の実施例
によるパルス幅変調制御方法のタイムチャート、 第９図は本発明の第３の実施例によるパルス幅変調制御
方法のタイムチャート、 第１０図及び第１１図はそれぞれパルス幅変調制御しな
い場合の制御方法のタイムチャート及びフローチャート
である。 １・・・マイクロコンピュータ、２・・・タイマ、３・
・・発振器、４・・・ゲート回路、５・・・スイッチン
グ素子、ＣＫ・・・位相基準パルス、ＧＰＩ 、ＧＰ２
・・・ケートパターン、ＴＡ、ＴＢ・・・タイマ時間。 出願人代理人 猪 股 清 第１図 第２図 び ６び 第４図 第６図 ＣＴ ３０’ ６Ｕ−第８図 帛９図 第１０図
Claims (1)
- 【特許請求の範囲】 インバータの各スイッチング素子の通流状態を定めるゲ
ートパターンを、前記スイッチング素子の点弧を制御す
るゲート回路に与え、前記スイッチング素子の各電流通
流区間内で前記ゲートパターンを変化させることにより
、前記スイッチング素子の電流通流時間を変化させる、
インバータのパルス幅変調制御方法において、 前記ゲートパター／を変化させる前記電流通流区間内の
位相の基準となる予め定められた周波数の位相基準パル
スと、合計値がこの位相基準パルスの１周期に等しい第
１のタイマ時間と第２のタイマ時間とを定め、 囚 奇数番目の前記位相基準パルスに同期して前記ゲー
ト回路に第１のゲートパターンをセットするとともに、
タイマに前記第１のタイマ時間をセットし、前記第１の
ゲートパターンに従って前スイッチング素子を点弧し、 ■） 前記第１のタイマ時間がタイムアツプするのに同
期して前記ゲート回路に第２のゲートパターンをセット
し、この第２のゲートパターンに従って前記スイッチン
グ素子を点弧し、 Ｃ） 偶数番目の前記位相基準パルスに同期して前記タ
イマに前記第２のタイマ時間をセットし、０ 前記第２
のタイ１時間がタイムアツプするのに同期して前記ゲー
ト回路に前記第１のゲートパターンをセットし、前記第
１のゲートパターンに従って前記スイッチング素子を点
弧し、上記囚〜０の過程を前記電流通流区間内で繰り返
すことにより、位相基準パルスに同期したパルス幅変調
をおこなうことを特徴とする、インバータのパルス幅変
調制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58083735A JPS59209075A (ja) | 1983-05-13 | 1983-05-13 | インバ−タのパルス幅変調制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58083735A JPS59209075A (ja) | 1983-05-13 | 1983-05-13 | インバ−タのパルス幅変調制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59209075A true JPS59209075A (ja) | 1984-11-27 |
Family
ID=13810780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58083735A Pending JPS59209075A (ja) | 1983-05-13 | 1983-05-13 | インバ−タのパルス幅変調制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59209075A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62100191A (ja) * | 1985-10-24 | 1987-05-09 | Mitsubishi Electric Corp | 多重巻線交流電動機の駆動システム |
-
1983
- 1983-05-13 JP JP58083735A patent/JPS59209075A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62100191A (ja) * | 1985-10-24 | 1987-05-09 | Mitsubishi Electric Corp | 多重巻線交流電動機の駆動システム |
| JPH0417036B2 (ja) * | 1985-10-24 | 1992-03-25 | Mitsubishi Electric Corp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5167031A (en) | Variable frequency clock pulse generator for microcomputer | |
| JPH0715302A (ja) | 可変遅延バッファ回路 | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| JPH0269018A (ja) | 位相検出回路 | |
| US3651414A (en) | Variable frequency system | |
| US4504899A (en) | Inverter firing control with error compensation | |
| JPS59209075A (ja) | インバ−タのパルス幅変調制御方法 | |
| JPS6331212A (ja) | 位相同期回路 | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| GB2139021A (en) | Inverter firing control with error compensation | |
| JPS6123412A (ja) | タイミング発生器 | |
| SU744867A1 (ru) | Устройство управлени тиристорным регул тором | |
| JPS59204470A (ja) | 電流形インバ−タの制御装置 | |
| JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
| JPH0437314A (ja) | 分周回路 | |
| JPS63304720A (ja) | 位相同期化ル−プ回路 | |
| JPH0823272A (ja) | 位相同期回路及び半導体集積回路 | |
| SU884071A1 (ru) | Цифровое фазосдвигающее устройство | |
| JPH04310015A (ja) | Ｐｗｍ信号発生回路 | |
| JPS641329A (en) | Digital synchronism control circuit | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JP2688277B2 (ja) | パルス発生装置 | |
| JPH0366220A (ja) | 発振回路 | |
| JPS60263523A (ja) | マイクロプロセツサ | |
| JPS62179214A (ja) | 逓倍回路 |