JPS59202544A - 命令バツファ迂回装置 - Google Patents

命令バツファ迂回装置

Info

Publication number
JPS59202544A
JPS59202544A JP59005877A JP587784A JPS59202544A JP S59202544 A JPS59202544 A JP S59202544A JP 59005877 A JP59005877 A JP 59005877A JP 587784 A JP587784 A JP 587784A JP S59202544 A JPS59202544 A JP S59202544A
Authority
JP
Japan
Prior art keywords
instruction
register
instructions
execution
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59005877A
Other languages
English (en)
Other versions
JPS6240734B2 (ja
Inventor
マーク・エドワード・バーガー
スチーブン・リー・ジヨージ
チヤツク・ホング・ナイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS59202544A publication Critical patent/JPS59202544A/ja
Publication of JPS6240734B2 publication Critical patent/JPS6240734B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30054—Unconditional branch instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30185—Instruction operation extension or modification according to one or more bits in the instruction, e.g. prefix, sub-opcode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3816—Instruction alignment, e.g. cache line crossing

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はデータ処理システムとりわけ命令シー勿ンスに
おいて特殊命令が実行される間に特殊命令に伴う従属命
令に対して命令バッファを迂回させるだめの命令バッフ
ァ迂回装置に関する。
〔背景技術〕
米国特許第３９４９３７９号に示されているような従来
のデータ処理システムは、記憶装置に記憶されあらかじ
め定めた順番を有する命令シーケンスの命令を実行する
。こうしたデータ処理システムでは実行すべき命令を命
令レジスタに記憶する。命令バッファは命令レジスタに
接続されていて命令シーケンス中の次に実行すべき命令
を記憶する。命令の実行が終ると命令バッファに記憶さ
れている次の命令を命令レジスタに転送する。そうして
この命令が実行される。この命令を実行する間に命令シ
ーケンスの次の命令が命令バツファに記憶される。
しかしながら命令シーケンス中には、例えばＥＸＥＣＵ
ＴＥ命令のようなある特殊命令が入っている場合もある
。この特殊命令が命令レジスタに転送されると、順番を
外れだ別の命令（ここでは従属命令と呼ぶことにする）
が記憶装置から取出され、命令バッファを介して命令レ
ジスタに転送される。従属命令が命令バッファを介して
命令レジスタに転送されるので、命令バッファの前の内
容は破壊される。破壊された内容というのは命令シーケ
ンスにおいて特殊命令の後に実行されるべき命令である
。
従ってこの命令を再び記憶装置から取出して命令バッフ
ァに記憶しなければならずその分時間の無駄が生ずる。
〔発明の目的〕
本発明の目的はこうした特殊命令に伴う従属命令を命令
バッファに転送することによって生ずる命令バッファへ
の命令の再記憶の無駄をなくした命令バッファ迂回装置
を提供することにある。
〔発明の概要〕
複数の命令および１個以上の特殊命令を記憶する記憶装
置と、記憶装置に接続され複数の命令および１個以上の
特殊命令を記憶装置から順次に取出し記憶するための命
令バッファと、／＞令バッファに接続されそこから命令
を取出し記憶するための命令レジスタとを有するデータ
処理システムにおいて、本発明の目的は、記憶装置と命
令レジスタとの間に迂回路を設けて、Ｅ　Ｘ　Ｅ′ｃ　
ＩＪ　Ｔ　Ｅ命令のような特殊命令が実行される場合は
、ＥＸＥＣＵＴＥ命令に伴う従属命令を迂回路を介して
記憶装置から命令レジスタに転送し命令バッファを迂回
させることによって達成される。従って命令シーケンス
において特殊命令の後に実行されるべき命令の破壊が行
われることなく順次命令が実行される。
〔実施例の説明〕
第１図について説明する。第１図はデータ処理システム
において利用される本発明の構成を表わす図である。第
１図においてバイトシフタ６がデータ処理システム内に
ある記憶装置（図示せず）から命令を受は取り、転送す
る。命令バッファ９はバイトシフタ６から転送される命
令を受は取って一時記憶するためにバイトシック３に接
続されている。命令レジスタ（ＥＲ）１１は、命令バッ
ファ９に記憶されている命令の実行に備えて命令バッフ
ァ９から転送される命令を受は取るために、命令バッフ
ァ９に接続されている。命令レジスタ１′　　　１は迂
回バス５および７を介してバイトシフタ６から転送され
る従属命令を受は取るためにバイトシフタ乙にも接続さ
れている。実行レジスタ（ＥＲ）１５は、実行されるべ
き従属命令のバイト長が命令レジスタ１１のバイト長よ
りも長い場合でも命令の残りのバイトを一時記憶できる
ように、パイトンフタ３と命令レジスタ１１との間に接
続されている。データ処理システムのプロセッサ１６は
命令レジスタ１１に記憶されている命令を受は取って実
行するために、命令レジスタ１１に接続されている。
プロセッサ１６は複数の命令を順次に実行する。
こうした命令の１つ１つは実行に備えて命令バッファ９
を介して命令レジスタ１１に転送される。
通常、命令レジスタ１１に記憶されている命令が実行さ
れる間に、次に実行されるべき命令が命令バッファ９に
記憶される。命令の実行が終了すると、次の命令を、実
行に備えて命令バッファ９から検索して命令レジスタ１
１に記憶する。実行されるべき命令がＥＸＥＣＵＴＥ命
令のような特殊命令であると、別の命令である従属命令
がデータ処理システム内の記憶装置から検索される。こ
の従属命令は命令シーケンスには属さない。プロセッサ
１６での命令実行中に前述の特殊命令が命令バッファ９
から命令レジスタ１１に転送されると、順番外の従属命
令が記憶装置から検索され命令レジスタ１１に転送され
て、プロセッサ１６によつて実行される。従属命令の実
行が終了すると、命令シーケンスの命令が命令レジスタ
１１に転送される。
第１図に示すように、本発明に従って従属命令は迂回バ
ス５および７を介して命令レジスタ１１に転送される。
迂回バス５および７によって特殊命令を実行する間に従
属命令は命令バッファ９を迂回できる。特殊命令の実行
に応答して従属命令が記憶装置から検索されると従属命
令は命令バッファ９を介さず迂回バス５および７を介し
て命令レジスタ１１に転送される。従って従属命令の次
に実行されるべき命令を有する命令バッファ９の内容が
破壊されることはない。従属命令の実行が終わると、命
令バッファ９に記憶されている次の命令が命令レジスタ
１１に転送される。以上のようにして命令バッファ９の
無駄な再記憶を回避できる。
第２図について説明する。第２図は特殊命令であるＥＸ
ＥＣＵＴＥ命令を有する命令ンーケンスの一例を示しで
ある。第２図以降の図面ではこうした一連の命令をｏｐ
　　ｏ、ＯＰ　　１、ＯＰ　　３ないしＯＰ　　７、お
よび特殊命令をＥＸ　　ＯＰと記することにする。
第３ａないし第６ｄ図には第２図の命令ンーケン、スに
おける命令の転送の様子を示す。
第６ａないし第６ｆ図はＥＸＥＣＵＴＥ命令を実行する
間に行われる従来の動作の各段階をそれぞれ表わすブロ
ック図である。第６ａ図においてＥＸＥＣＵＴＥ命令は
命令レジ・スタ１１に記憶されている。プロセッサ１６
がＥＸＥＣＵＴＥ命令を実行する。その結果従属命令の
アドレス計算が行われる。第６ｂ図において従属命令が
記憶装置から取り出される。第６ｃ図および第６ｄ図に
おいて従属命令が命令バッファ９を介して命令レジスタ
１１に転送−される。その結果命令バッファ９の内容（
第６ｂ図中のＯＰ　　３ないしＯＰ　　６）が破壊され
る。第６ｅ図においてこれらの命令は記憶装置から再び
取り出されて命令バッファ９に記憶される。第６ｆ図に
おいて命令ンーケンスの次の命令であるＯＰ、３が命令
レジスタ１１に転送されて実行される。
第４８ないし第４ｄ図はＥＸＥＣＵＴＥ命令を実行する
間に行われる本発明による動作の各段階をそれぞれ表わ
すブロック図である。第４ａ図においてＥＸＥＣＵＴＥ
命令が命令バッファ９から命令レジスタ１１に転送され
る。命令バッファ９に記憶されているＯＰ　　３ないし
ＯＰ　　６は実行を待機中である。第４ｂ図においてＥ
ＸＥＣＵＴＥ命令の実行に応答して従属命令が記憶装置
から取り出される。第４ｃ図において従属命令がバイト
シフタ５および迂回バス５．７を介して命令レジスタ１
１に転送され記憶される。迂回バス５．７が本発明の特
徴である。そうして第４ｄ図において命令シーケンスに
おける次の命令であるＯＰ６が命令バッファ９から命令
レジスタ１１に転送される。従って第６ｅ図のような命
令バッファ９の内容の再記憶を必要としない。
次に実行レジスタ１３の動作について説明する。
前述のように実行されるべき従属命令のバイト長が命令
レジスタ１１のバイト長よりも長い場合がある。こうし
た場合は命令の残りのバイトを命令レジスタ１１にロー
ドすることはできない。そこで命令の残りのバイトを受
は取って記憶するために、実行レジスタ１３をバイトシ
フタろと命令レジスタ１１との間知接続する。例えば命
令レジスタ１１のバイト長が４バイトの場合に実行され
るべき命令のバイト長が６バイトであるとすると、命令
の下位の２バイトが実行レジスタ１３に記憶され、命令
の上位の４バイトが命令レジスタ１１に記憶される。ま
ず上位４バイトがプロセッサ１６にょ゛つて処理されて
、処理が終るとプロセッサ１６による実行に備えて、下
位の２バイトが実行レジスタ１３から命令レジスタ１１
にロードされる。
実行レジスタ１６の動作については第６ａないし第６ｄ
図を参照して説明するが、その前に第５ａないし第５ｄ
図を参照して、実行されるべき命令のバイト長が命令レ
ジスタ１１のバイト長以下である場合の本発明の動作を
説明する。従って第５ａないし第５ｄ図では実行レジス
タ１３は使用されない。第５ａないし第５ｄ図では簡単
のために命令バッファ９を図示していない。バイトシフ
タ６は記憶装置から命令を受は取り、命令アドレス中で
所望のシフト量を指定する下位６ビツトを検査し、下位
３ビツトの内容に応じてシフトレジスタ乙において右か
ら左への所望の循環シフトを行う。例えば第５ａ図は、
命令アドレスがＸＸ・・・・・・ｘｘｏｏｏの場合であ
る。すなわち命令アドレスの下位３ビツトは０００″で
ある（図中番号２０を記する）。この場合はシフトは行
われない。第５ｂ図は命令アドレスの下位３ビツトが０
１０”（図中番号２２）の場合である。この場合はバイ
トシック乙の内容が２バイト分だけ右から左にシフトさ
れる。第５ｃ図は命令アドレスの下位６ビツトが”′１
００”（図中番号２４）の場合で、バイトシフタ６の内
容が４バイト分だけ右から左にシフトされる。
第５ａないし第５ｃ図において太線で示した迂回バス１
８は第１図の迂回バス５および７である。
第５ａないし第５ｃ図はバイトシフタ６を介して行われ
る記憶装置から命令レジスタ１１への命令の転送が１回
の取出しにより行われることを示している。これに対し
第５ｄｌおよび第５ｄ２図はバイト７フタ３を介する記
憶装置から命令レジスタ１１への命令の転送に２回の取
出しが必要であるにとを示しており、第５ｄ１図が第１
の取出し、第５ｄ２図が第２の取出しをそれぞれ表わす
。太線で示した迂回バス１８がその活動状態をそれぞれ
表わしている。第５ｄｌおよび第５ｄ２図は命令アドレ
スの下位３ビツトが′”・１１０”（図中番号２６）の
場合であり、バイトシフタ６の内容が６バイト分だけ右
から左にシフトされる。
次に、実行されるべき従属命令のバイト長が、命令レジ
スタ１１のバイト長よりも長い場合の実行レジスタ１６
の動作を、第６ａないし第６ｄ図を参照して説明する。
こうした場合は、命令の上位のバイトが実行に備えて、
命令レジスタ１１に記憶される間に、命令の残りのバイ
ト、が実行レジスタ１６に記憶される。そして命令が処
理される間に、命令の残りのバイトが実行に備えて、実
行レジスタ１３から命令レジスタ１１に転送される。
第６ａないし第６ｄ図においても第５ａないし第５ｄ２
図と同様に命令アドレスの下位６ビツトを検査し、それ
に応じてバイトシック乙の内容のシフトを行う。第６ａ
図は命令アドレスの下位３ビツトが’ｏｏｏ”（図中番
号２８）であり、シフトは行われない。命令の上位のバ
イトが実行に備えて命令レジスタ１１へ転送される間に
、命令の残りのバイトが実行レジスタ１３に転送される
。
その後、実行レジスタ１６に記憶されている命令の残り
のバイトが命令レジスタ１１に転送される。
第６ｂ図は命令アドレスの下位ビットがパ０１０”（図
中番号３０）の場合であり、バイトシフタ６の内容が２
バイト分だけ右から左にシフトされる。命令の残りのバ
イトの転送は第６ａ図と同様に実行レジスタ１３を使用
して行われる。
第６ｃ図において太線で示した迂回バス１８は命令バイ
トの転送が行われていることを表わしている。第６ｃ図
は命令アドレス°の下位６ビツトが“１００”（図中番
号３２）の場合である。第６Ｃ図は第５ｄｌおよび第５
ｄ２図と同様に命令の取出しが２回必要な場合であって
、取出しとソフトの動作を以下に説明する。第１の取出
して命令の上位バイトを取出す間に４バイト分だけ右か
ら左棹シフトされる。そうして命令の上位バイトが命令
レジスタ１１に記憶される。次に第２の取出し段階で命
令の下位バイトを取出す間に４バイト分だけ右から左に
シフトされる。そうして命令の下位バイトは実行レジス
タ１３．に煕憶される。
第６ｄ図は命令アドレスの下位３ビツトが１１０″の場
合であり、シフトレジス？乙の内容は６バイト分だけ右
から左にシフトされる。第６ｄ図においても太線で示し
た迂回バス１８は命令バイトの転送が行われていること
を表わしている。
第６ｄ図では第１の取出し段階で命令の上位バイトの半
分を命令レジスタ１１へ転送し、第２の取出し段階で命
令の上位バイトの残り半すおよび下位バイトを命令レジ
スタ１１および実行レジスタ１３へそれぞれ転送する。
その後、実行レジスタ１３に記憶されている命令の下位
パイｌ−ｅ命令しシフタ１１へ転送しその実行が行われ
る。
第７図について説明する。第７図は第１図、第４ａない
し第４ｄ図、第５ａないし第５ｄ２図、および第６ａな
いし第６ｄ図において説明した動作の手順を表わす流れ
図である。第７図において実行すべき従属命令のアドレ
スはＸＸ・・・・・・ＸＸＹＹＹとする。また第２の取
出しが必要な場合は従属命令の残りの部分のアドレスを
ＸＸ・・・・・・ＸＸＹＹＹ十（＋８）すなわちＸ　Ｉ
　Ｘｌ・・・・・・Ｘ’Ｘ’Ｙ　Ｙ　Ｙとする。第２の
取出しが必要であるのは、（イ）従属命令の長さが４バ
イトかつアドレスの下位３ピツ）”ＹＹＹ”が１１０”
、（ロ）従属命令の長さが６バイトかつアドレスの下位
６ビツト”ＹＹＹ’が”　ｉ　ｏ　ｏ″、および（ハ）
従属命令の長さが６バイトかつアドレスの下位３ビツト
”ＹＹＹ″が”　１１０″の場合である。
第７図のブロック３４において、命令の解読、アドレス
計算、命令の型（図中ＯＰタイプと記す）の検査、およ
び実行ラッチ（図中ＥＸ　　ＬＴＨ）の検査を行う。・
実行ラッチは、実行されている命令がＥＸＥＣＵ’ｒＥ
命令である場合に、°゛１”にセットされる。従って実
行されている命令がＥＸＥＣＵＴ　Ｅ命令の従属命令で
ある場合は、実行ラッチは”′１”であり、実行されて
いる命令がＥＸＥＣＵＴＥ命令の従属命令でない場合は
、実行ラッチは“′ｏ“である。ブロック６６に示すよ
うに、解読されている命令が従属命令でない場合は命令
は通常どうり実行される。
実行されている命令がＥＸＥＣＵＴＥ命令でなくかつ実
行ラッチが”　ｉ　”にセットされている場合（すなわ
ち実行されている命令がＥＸＥＣＵＴＥ命令の従属命令
である場合）は、ブロック３８に示すように、実行ラッ
チのリセットが行われて、次の命令が解読される（ブロ
ック３４）。すでに解読された命令がＥＸＥＣＵＴＥ命
令であってかつその従属命令自身が別のＥＸＥＣＵＴＥ
命令でない場合は、従属命令を取り出すだめブロック４
２に示すようにアドレスＸＸ・・・・・・ｘｘｏｏｏか
ら２ワードを取出す。前述のようにこの従属命令がバイ
トシフタ６を通過する際、従属命令のアドレスの下位６
ビツ）”ＹＹＹ”に応じた量のシフトが行われて命令レ
ジスタ１１および実行レジスタ１３へ転送される。従属
命令の第２の取出しが必要な場合は、ブロック４４に示
すようにアドレスＸ　Ｉ　Ｘ　ｌ・・・・・・ｘ’ｘ’
ｏｏｏ（すなわちＸＸ・・・・・・ｘｘｏ　ｏ　ｏ＋ｓ
　）から２ワ一ド分の取出しが行われ従属命令の残りの
部分が取り出される。従属命令の残りの部分もアドレス
の下位６ビツ）”ＹＹＹ”に応じた量のシフトが行われ
て命令レジスタ１１および実行レジスタ１６に転送され
る。次に実行ラッチがセットされて（ブロック４６）次
の命令（この場合は従属命令）が解読される（ブロック
３４）。第２の取出しが必要でない場合はブロック４４
を介さない。ところで、解読されている命令がＥＸＥＣ
ＵＴＥ命令であってかつこのＥＸＥＣＵＴＥ命令の従属
命令がさらに別のＥＸＥＣＵＴＥ命令である場合は、実
行例外が認識されてそのオペレーションは抑止される（
ブロック４０）。
【図面の簡単な説明】
第１図は本発明の構成を表わすブロック図、第２図はＥ
ＸＥＣＵＴＥ命令を有する命令ンーケンスの一例を表わ
すブロック図、第３８図ないし第３ｆ図はＥＸＥＣＵＴ
Ｅ命令が生じた場合の従来の動作を表わすブロック図、
第４ａ図ないし第４ｄ図はＥＸＥＣＵＴＥ命令が生じた
場合に本発明に従った動作を表わすブロック図、第５ａ
図ないし第５ｃ図、第５ｄ１図および第５ｄ２図は実行
されるべき命令のバイト長が第１図の命令レジスタのバ
イト長以下である場合の動作を表わすブロック図、第６
ａ図ないし第６ｄ図は実行されるべき命令のバイト長が
第１図の命令レジスタのバイト長よりも長い場合の動作
を表わす図、第７図は実施例の動作の手順を表わす流れ
図である。 出願人　　インターナショナノｂ−Ｖ：３ス・マンーノ
ズ・コーポレーション記呻」１置より ＦＩＧ、　　２ ＃Ｊ６今 ＦＩＧ、　３ａ　　　　　　　　　ＦＩＧ、　３ｂ　　
　　　　　　　ＦＩＧ、　３ｃＦＩＧ、：３ｄ　　　　
　、　　、　　　ＦＩＧ、３ｅ　　、　　　　　　　Ｆ
ＩＧ、’３ｆ従１命冷

Claims (1)

  1. 【特許請求の範囲】 複数の命令および１個以上の特殊命令を記憶する記憶装
    置と、該記憶装置に接続され前記複数の命令および前記
    特殊命令を前記記憶装置から順次に取出し記憶するため
    の命令バッファと、該命令バッファに接続されそこから
    命令を取出し記憶するだめの命令レジスタとを有するデ
    ータ処理システムにおいて、 前記記憶装置と前記命令レジスタとの間に迂回バスを設
    けて、前記命令レジスタに記憶された前記特殊命令を実
    行する間に前記特殊命令に伴う従属命令を前記記憶装置
    から前記迂回バスを介して前記命令レジスタに転送し前
    記命令バッファを迂回せしめることを特徴とする命令バ
    ッファ迂回装置。
JP59005877A 1983-05-02 1984-01-18 命令バツファ迂回装置 Granted JPS59202544A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US490813 1974-07-22
US06/490,813 US4635194A (en) 1983-05-02 1983-05-02 Instruction buffer bypass apparatus

Publications (2)

Publication Number Publication Date
JPS59202544A true JPS59202544A (ja) 1984-11-16
JPS6240734B2 JPS6240734B2 (ja) 1987-08-29

Family

ID=23949573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59005877A Granted JPS59202544A (ja) 1983-05-02 1984-01-18 命令バツファ迂回装置

Country Status (4)

Country Link
US (1) US4635194A (ja)
EP (1) EP0123922B1 (ja)
JP (1) JPS59202544A (ja)
DE (1) DE3485728D1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61216032A (ja) * 1985-02-13 1986-09-25 Fujitsu Ltd 命令バツフア回路
JPS63106046A (ja) * 1986-10-22 1988-05-11 Mitsubishi Electric Corp デ−タ処理装置
US6754814B1 (en) 1998-12-17 2004-06-22 Fujitsu Limited Instruction processing apparatus using a microprogram that implements a re-reading operation by controlling early loading of instructions
JP2013527534A (ja) * 2010-05-24 2013-06-27 クアルコム，インコーポレイテッド 命令としてデータ値を評価するシステムおよび方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0630075B2 (ja) * 1984-08-31 1994-04-20 株式会社日立製作所 キャッシュメモリを有するデータ処理装置
US4933835A (en) * 1985-02-22 1990-06-12 Intergraph Corporation Apparatus for maintaining consistency of a cache memory with a primary memory
US4860192A (en) * 1985-02-22 1989-08-22 Intergraph Corporation Quadword boundary cache system
US5255384A (en) * 1985-02-22 1993-10-19 Intergraph Corporation Memory address translation system having modifiable and non-modifiable translation mechanisms
US4899275A (en) * 1985-02-22 1990-02-06 Intergraph Corporation Cache-MMU system
US4884197A (en) * 1985-02-22 1989-11-28 Intergraph Corporation Method and apparatus for addressing a cache memory
JPS62117001A (ja) * 1985-11-16 1987-05-28 Hitachi Ltd プログラマブルシ−ケンスコントロ−ラの入出力処理方法
ATE49071T1 (de) * 1986-04-23 1990-01-15 Siemens Ag Verfahren und anordnung zur beschleunigung der bereitstellung eines befehles im befehlsregister eines mikroprogrammgesteuerten prozessors.
US5091846A (en) * 1986-10-03 1992-02-25 Intergraph Corporation Cache providing caching/non-caching write-through and copyback modes for virtual addresses and including bus snooping to maintain coherency
US5235686A (en) * 1987-02-24 1993-08-10 Texas Instruments Incorporated Computer system having mixed macrocode and microcode
EP0279953B1 (en) * 1987-02-24 1994-11-02 Texas Instruments Incorporated Computer system having mixed macrocode and microcode instruction execution
US4882673A (en) * 1987-10-02 1989-11-21 Advanced Micro Devices, Inc. Method and apparatus for testing an integrated circuit including a microprocessor and an instruction cache
US5313601A (en) * 1988-01-30 1994-05-17 Nec Corporation Request control apparatus
JP2617974B2 (ja) * 1988-03-08 1997-06-11 富士通株式会社 データ処理装置
JP2564624B2 (ja) * 1988-09-20 1996-12-18 富士通株式会社 スタック方式
US4905141A (en) * 1988-10-25 1990-02-27 International Business Machines Corporation Partitioned cache memory with partition look-aside table (PLAT) for early partition assignment identification
US5113515A (en) * 1989-02-03 1992-05-12 Digital Equipment Corporation Virtual instruction cache system using length responsive decoded instruction shifting and merging with prefetch buffer outputs to fill instruction buffer
JP2505887B2 (ja) * 1989-07-14 1996-06-12 富士通株式会社 命令処理システム
JP2710994B2 (ja) * 1989-08-29 1998-02-10 三菱電機株式会社 データ処理装置
JP2695017B2 (ja) * 1989-11-08 1997-12-24 富士通株式会社 データ転送方式
WO1991011765A1 (en) * 1990-01-29 1991-08-08 Teraplex, Inc. Architecture for minimal instruction set computing system
US5255371A (en) * 1990-04-02 1993-10-19 Unisys Corporation Apparatus for interfacing a real-time communication link to an asynchronous digital computer system by utilizing grouped data transfer commands
US6378061B1 (en) * 1990-12-20 2002-04-23 Intel Corporation Apparatus for issuing instructions and reissuing a previous instructions by recirculating using the delay circuit
JPH0695875A (ja) * 1991-01-09 1994-04-08 Mitsubishi Electric Corp マイクロコンピュータのメモリアクセス方法
US5655147A (en) * 1991-02-28 1997-08-05 Adaptec, Inc. SCSI host adapter integrated circuit utilizing a sequencer circuit to control at least one non-data SCSI phase without use of any processor
IL100127A0 (en) * 1991-03-11 1992-08-18 Future Domain Corp Scsi controller
JP2734465B2 (ja) * 1991-04-10 1998-03-30 三菱電機株式会社 ネットワーク用入出力装置
JP3333196B2 (ja) * 1991-07-08 2002-10-07 セイコーエプソン株式会社 トラップ処理方法
US5659690A (en) * 1992-10-15 1997-08-19 Adaptec, Inc. Programmably configurable host adapter integrated circuit including a RISC processor
US5463748A (en) 1993-06-30 1995-10-31 Intel Corporation Instruction buffer for aligning instruction sets using boundary detection
US5604909A (en) 1993-12-15 1997-02-18 Silicon Graphics Computer Systems, Inc. Apparatus for processing instructions in a computing system
JP2924643B2 (ja) * 1994-05-19 1999-07-26 ヤマハ株式会社 ディジタル信号処理方法及び装置
US5682480A (en) * 1994-08-15 1997-10-28 Hitachi, Ltd. Parallel computer system for performing barrier synchronization by transferring the synchronization packet through a path which bypasses the packet buffer in response to an interrupt
US5729719A (en) * 1994-09-07 1998-03-17 Adaptec, Inc. Synchronization circuit for clocked signals of similar frequencies
JP3569811B2 (ja) * 1995-01-25 2004-09-29 株式会社ルネサステクノロジ パイプライン処理機能を有するデータ処理装置
US5754806A (en) * 1995-11-03 1998-05-19 Holtek Microelectronics, Inc. Memory table look-up device and method
US5928355A (en) * 1997-06-27 1999-07-27 Sun Microsystems Incorporated Apparatus for reducing instruction issue stage stalls through use of a staging register
US5918034A (en) * 1997-06-27 1999-06-29 Sun Microsystems, Inc. Method for decoupling pipeline stages
US20040111594A1 (en) * 2002-12-05 2004-06-10 International Business Machines Corporation Multithreading recycle and dispatch mechanism
US9354887B2 (en) * 2010-06-28 2016-05-31 International Business Machines Corporation Instruction buffer bypass of target instruction in response to partial flush
JP6155723B2 (ja) * 2013-03-18 2017-07-05 富士通株式会社 レーダ装置及びプログラム
JP7373413B2 (ja) 2020-01-21 2023-11-02 大王製紙株式会社 シート集合包装体の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5729154A (en) * 1980-07-29 1982-02-17 Fujitsu Ltd Instruction buffer controlling system
JPS5843042A (ja) * 1981-09-08 1983-03-12 Fujitsu Ltd 先行制御方式

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2226079A5 (ja) * 1973-04-13 1974-11-08 Honeywell Bull Soc Ind
US4040031A (en) * 1973-04-13 1977-08-02 Compagnie Honeywell Bull (Societe Anonyme) Computer instruction control apparatus and method
US4075686A (en) * 1976-12-30 1978-02-21 Honeywell Information Systems Inc. Input/output cache system including bypass capability
US4156906A (en) * 1977-11-22 1979-05-29 Honeywell Information Systems Inc. Buffer store including control apparatus which facilitates the concurrent processing of a plurality of commands
US4268907A (en) * 1979-01-22 1981-05-19 Honeywell Information Systems Inc. Cache unit bypass apparatus
US4217640A (en) * 1978-12-11 1980-08-12 Honeywell Information Systems Inc. Cache unit with transit block buffer apparatus
JPS6047617B2 (ja) * 1980-03-27 1985-10-22 日本電気株式会社 情報処理装置
US4500954A (en) * 1981-10-15 1985-02-19 International Business Machines Corporation Cache bypass system with post-block transfer directory examinations for updating cache and/or maintaining bypass

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5729154A (en) * 1980-07-29 1982-02-17 Fujitsu Ltd Instruction buffer controlling system
JPS5843042A (ja) * 1981-09-08 1983-03-12 Fujitsu Ltd 先行制御方式

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61216032A (ja) * 1985-02-13 1986-09-25 Fujitsu Ltd 命令バツフア回路
JPS63106046A (ja) * 1986-10-22 1988-05-11 Mitsubishi Electric Corp デ−タ処理装置
US6754814B1 (en) 1998-12-17 2004-06-22 Fujitsu Limited Instruction processing apparatus using a microprogram that implements a re-reading operation by controlling early loading of instructions
JP2013527534A (ja) * 2010-05-24 2013-06-27 クアルコム，インコーポレイテッド 命令としてデータ値を評価するシステムおよび方法
JP2015133129A (ja) * 2010-05-24 2015-07-23 クアルコム，インコーポレイテッド 命令としてデータ値を評価するシステムおよび方法
US9361109B2 (en) 2010-05-24 2016-06-07 Qualcomm Incorporated System and method to evaluate a data value as an instruction

Also Published As

Publication number Publication date
US4635194A (en) 1987-01-06
DE3485728D1 (de) 1992-06-25
EP0123922B1 (en) 1992-05-20
EP0123922A3 (en) 1987-07-29
EP0123922A2 (en) 1984-11-07
JPS6240734B2 (ja) 1987-08-29

Similar Documents

Publication Publication Date Title
JPS59202544A (ja) 命令バツファ迂回装置
EP0118781A2 (en) Control flow parallel computer system
US6449706B1 (en) Method and apparatus for accessing unaligned data
JPH0248931B2 (ja)
EP0144779B1 (en) Parallel processing computer
US4040037A (en) Buffer chaining
US4611278A (en) Wraparound buffer for repetitive decimal numeric operations
JP2617974B2 (ja) データ処理装置
US5077659A (en) Data processor employing the same microprograms for data having different bit lengths
US5363491A (en) Data flow processor with data processing and next address determination being made in parallel
JP2003508863A (ja) 可変命令長処理
JPH07219766A (ja) 演算処理装置
JP2559494B2 (ja) マイクロプログラム制御方法
JPH0544049B2 (ja)
US10817288B2 (en) Combined instruction for addition and checking of terminals
US7308555B2 (en) Processor-based structure and method for loading unaligned data
JPS6230455B2 (ja)
JP2965045B2 (ja) 半導体集積回路装置
JPS5958550A (ja) 命令フエツチトラツプ制御方式
JPH0226252B2 (ja)
JPS59151242A (ja) デ−タ駆動型計算機の待ち行列制御方式
JPH0344748A (ja) メモリデータ読出制御方式
JPS63262738A (ja) デ−タ記憶装置
JPH0426494B2 (ja)
JPH0152775B2 (ja)