JPS5843042A - 先行制御方式 - Google Patents
先行制御方式Info
- Publication number
- JPS5843042A JPS5843042A JP14150581A JP14150581A JPS5843042A JP S5843042 A JPS5843042 A JP S5843042A JP 14150581 A JP14150581 A JP 14150581A JP 14150581 A JP14150581 A JP 14150581A JP S5843042 A JPS5843042 A JP S5843042A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- buffer register
- executed
- subsidiary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001419 dependent effect Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 241000270666 Testudines Species 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
・本発明は、エクゼキ島−ト命令の如き命令（以下、゛
単にエクゼキ具−ト□命令等滅いう）會実行する場合、
主記憶装置から読出された命令が最初に格納される先頭
命令バッファ・し、ジスタの内容をコピー命令パッ′フ
チ・レジスタに移し、サブジエクシ命令（従属命令）′
全先頭命令バッファ・レジスタに一一ドして実行させ′
、エクゼキ暴−ト命令に後続する命令管ツピー命令パツ
、ツア・レジうりから選択して実行できるようＫした先
行制御方式に関するものである。
単にエクゼキ具−ト□命令等滅いう）會実行する場合、
主記憶装置から読出された命令が最初に格納される先頭
命令バッファ・し、ジスタの内容をコピー命令パッ′フ
チ・レジスタに移し、サブジエクシ命令（従属命令）′
全先頭命令バッファ・レジスタに一一ドして実行させ′
、エクゼキ暴−ト命令に後続する命令管ツピー命令パツ
、ツア・レジうりから選択して実行できるようＫした先
行制御方式に関するものである。
エクゼキ為−ト命令（Ｅｓｓ＊ｓｌ−命令）は、主記憶
装置に存在する１個の命令ｔｌＩ行するときくその命令
にブランチしてしまわないで、その命令だけを実行し、
ｔた元へ戻るようにする命令でＴｏ各。
装置に存在する１個の命令ｔｌＩ行するときくその命令
にブランチしてしまわないで、その命令だけを実行し、
ｔた元へ戻るようにする命令でＴｏ各。
エクゼキ為−ト命令は
なるフォーマット含有しており、ＯＰは命令の動作コー
ドを示し、に１は第１オペランドのレジスタ番号を示し
、Ｘ２．Ｂ２．Ｂ２は第２オペランド・アドレスを求め
る良めに使用される。このエクゼキ轟−ト命令は、第２
オ、ペランドで指定される一つの命令がＲＩＫよりて指
定される汎用レジスタの内容によりて変更され（この場
合、第２オペ２ンドによりて指定される命令のビット８
〜１５が、ＲＩＫよりて指定されるレジスタのビット潤
〜３１でＯＲ結合される）変更された結果の従属命令が
実行されなければならない、０ 第１図は、従来のエクゼキ暴−ト命令の処理管２、Ｉｌ
、に２．ＣＫ、Ｗはパイプｔイｙｏ＋ｘテートを示して
Ｔｐり、 ２ナイクル毎に異りＡ命令がパイプラインに
χるこ゛とがｉ米、そして複数の命令管並行処理してい
る。各ステートの地理内容は下記ｏａｎで６為。。
ドを示し、に１は第１オペランドのレジスタ番号を示し
、Ｘ２．Ｂ２．Ｂ２は第２オペランド・アドレスを求め
る良めに使用される。このエクゼキ轟−ト命令は、第２
オ、ペランドで指定される一つの命令がＲＩＫよりて指
定される汎用レジスタの内容によりて変更され（この場
合、第２オペ２ンドによりて指定される命令のビット８
〜１５が、ＲＩＫよりて指定されるレジスタのビット潤
〜３１でＯＲ結合される）変更された結果の従属命令が
実行されなければならない、０ 第１図は、従来のエクゼキ暴−ト命令の処理管２、Ｉｌ
、に２．ＣＫ、Ｗはパイプｔイｙｏ＋ｘテートを示して
Ｔｐり、 ２ナイクル毎に異りＡ命令がパイプラインに
χるこ゛とがｉ米、そして複数の命令管並行処理してい
る。各ステートの地理内容は下記ｏａｎで６為。。
Ｄ：命令の解読（デコード）
Ｒ：インデッノス、ペース・レジスタの読み出し。
Ａニアドレス計算
８１１ Ｂ ２ ：オペランドの読み出し。
１１．１１：命令の実行
ＣＫ：結果チェック
Ｗ：レジスタ等への書暑込み
エタゼキ為−ト命令管実行する従来方式においては、９
）の７１−で第２オペ２シトによりて指定される命令を
主記憶装置か゛ら読み出し、ストーレッ、ヂ・具エツト
（記憶制御部）を経由して命令パッツァ・レジスタ（Ｗ
ＲＫ格納する。またｓ Ｒ１、で指定された汎用レジス
タの内容管！Ｒレジスタを経由してたレジスタに格納す
る０そして格納され九両レジスタの内容ｔＯＲ゛結合さ
せ、（２）の７０−−で従属命令管実行させるＯその後
、（ロ）で′示遣−れたフローでエクゼキ為−ト命令に
後継する命令の取出し會行い、（３）のフ四−で閉命令
！実行させる。
）の７１−で第２オペ２シトによりて指定される命令を
主記憶装置か゛ら読み出し、ストーレッ、ヂ・具エツト
（記憶制御部）を経由して命令パッツァ・レジスタ（Ｗ
ＲＫ格納する。またｓ Ｒ１、で指定された汎用レジス
タの内容管！Ｒレジスタを経由してたレジスタに格納す
る０そして格納され九両レジスタの内容ｔＯＲ゛結合さ
せ、（２）の７０−−で従属命令管実行させるＯその後
、（ロ）で′示遣−れたフローでエクゼキ為−ト命令に
後継する命令の取出し會行い、（３）のフ四−で閉命令
！実行させる。
上記のような従来方式においては、（１）の７ａ−によ
りて命令バッファ・レジスタ４ＷＲの内容が従属命令に
置き換わる髭め、後続する命令を実行するためには、再
び命令を命令Ｉ（ツファ・レジスタ（ＷＲＫ取り出す動
作’（（（１）で示すフａ −）を行わなければならず
従属命令と実行命令に後続する命令との間にロス・タイ
ムがｍｆ！、。
りて命令バッファ・レジスタ４ＷＲの内容が従属命令に
置き換わる髭め、後続する命令を実行するためには、再
び命令を命令Ｉ（ツファ・レジスタ（ＷＲＫ取り出す動
作’（（（１）で示すフａ −）を行わなければならず
従属命令と実行命令に後続する命令との間にロス・タイ
ムがｍｆ！、。
本発明は、上記の考察に基づくものでめりて。
エクゼキ島−ト命令等を実行するｉ合、従属命令を実行
・した後、直ちにエクゼキ島−ト命令に後続する命令を
実行できるようＫした先行制御方式を提供することを目
的としているＯそしてそのため１本発明の先行制御方式
は、５段（、ｖｈ、は零を除く正の整数）の命令バッフ
ァ・レジスタと、命令／＜ツファ・レジスタのどの位置
から命令ｔＮＬｐ出すかを示す複数のポインタと、取り
出−した命令を実行すると共に各種の一御を行うパイプ
ライン制御部管備えゐ先行制御方式において、最上段の
命令／＜ッ７ｙ・レジスタの内容ｆ’３ビーするコピー
”命令バッファ・レジスタを設けると共に、エクゼキ鳳
−ト命令等ｔｍ理する地理７四−において従属裾令を主
記憶装置から散出して最上段め命令バッフ −丁・レジ
スター格納する地理と最上−の命令バッファ・レジスタ
の内容を上記コピー命令バッファ・レジスタに移す処理
とその他のＩＪ＆鴫とを行いもエクゼキ島−ト命令の処
理フ筒−の所定の時点で上記ポインタに関係なく上記最
上段の命令ノ（ラフγ拳レジスタから従属命令を取込ん
で従属命令の処理ツー−を開′始し、従属命令の処理）
四−が開始されてから次の命令が主記憶装置から読出さ
れ′て上記最上段の命令バッファ・レジスタに格納され
る間は電上段の命苓バッファ・レジスタの代りに上記コ
ピー命令バッファ・レジスタを命令取出対象用命令バッ
ファ・レジスタとするための制御を行うよう１上記パイ
プライン制御部を構成したことを特徴とするもので−あ
る。以下、本発明を図面を参ゝ照しつ＼説明する。
。
・した後、直ちにエクゼキ島−ト命令に後続する命令を
実行できるようＫした先行制御方式を提供することを目
的としているＯそしてそのため１本発明の先行制御方式
は、５段（、ｖｈ、は零を除く正の整数）の命令バッフ
ァ・レジスタと、命令／＜ツファ・レジスタのどの位置
から命令ｔＮＬｐ出すかを示す複数のポインタと、取り
出−した命令を実行すると共に各種の一御を行うパイプ
ライン制御部管備えゐ先行制御方式において、最上段の
命令／＜ッ７ｙ・レジスタの内容ｆ’３ビーするコピー
”命令バッファ・レジスタを設けると共に、エクゼキ鳳
−ト命令等ｔｍ理する地理７四−において従属裾令を主
記憶装置から散出して最上段め命令バッフ −丁・レジ
スター格納する地理と最上−の命令バッファ・レジスタ
の内容を上記コピー命令バッファ・レジスタに移す処理
とその他のＩＪ＆鴫とを行いもエクゼキ島−ト命令の処
理フ筒−の所定の時点で上記ポインタに関係なく上記最
上段の命令ノ（ラフγ拳レジスタから従属命令を取込ん
で従属命令の処理ツー−を開′始し、従属命令の処理）
四−が開始されてから次の命令が主記憶装置から読出さ
れ′て上記最上段の命令バッファ・レジスタに格納され
る間は電上段の命苓バッファ・レジスタの代りに上記コ
ピー命令バッファ・レジスタを命令取出対象用命令バッ
ファ・レジスタとするための制御を行うよう１上記パイ
プライン制御部を構成したことを特徴とするもので−あ
る。以下、本発明を図面を参ゝ照しつ＼説明する。
。
第２図は本発明の１実施例のブロック図、第３図は本発
明の詳細な説明するタイムチャートである。第３図にお
いて、１−０ないし１〒３は命令バッファ・レジスタ、
２はセレクタ、３−０ないし３−２はポインタ、４はパ
イプツイン制御部。
明の詳細な説明するタイムチャートである。第３図にお
いて、１−０ないし１〒３は命令バッファ・レジスタ、
２はセレクタ、３−０ないし３−２はポインタ、４はパ
イプツイン制御部。
５もセレクタ管それぞれ示している・主記憶装置から読
出された命令群は、ストーレッヂ・ユニットを経由して
命令バッファ・レジスタ１−２に格納される。命令バッ
ファー≠≠奔奔・レージスタ１−２の内容は、次の命令
読出しを行う時に命令バッファ・レジスタ１−３又は命
令バッファ・レジスタ１−１ヘシフトされ１次の命令読
出しで命令バッファ・レジスタｌ−１から命令バッフア
リレジスタ１．−〇にシラトされる。命令バッファーレ
ジスタ１−１には、命令バッファ・レジスタ１−２又は
１−３の選択されたニオの命令バッフγ・レジスタの内
容が入力される０ 命令バッファ・レジスタ１−０ないし１−３はレジスタ
１−０．１−１．１−２．１−３は２バイト単位に区分
されている。各区分単位に？ｊ応してポインタ３−０．
・・・・・・・・・ ３−１１が設けられてい４ｏくれ
ものポインタ３−０．・・・・・・・・・ ３−１１ば
。
出された命令群は、ストーレッヂ・ユニットを経由して
命令バッファ・レジスタ１−２に格納される。命令バッ
ファー≠≠奔奔・レージスタ１−２の内容は、次の命令
読出しを行う時に命令バッファ・レジスタ１−３又は命
令バッファ・レジスタ１−１ヘシフトされ１次の命令読
出しで命令バッファ・レジスタｌ−１から命令バッフア
リレジスタ１．−〇にシラトされる。命令バッファーレ
ジスタ１−１には、命令バッファ・レジスタ１−２又は
１−３の選択されたニオの命令バッフγ・レジスタの内
容が入力される０ 命令バッファ・レジスタ１−０ないし１−３はレジスタ
１−０．１−１．１−２．１−３は２バイト単位に区分
されている。各区分単位に？ｊ応してポインタ３−０．
・・・・・・・・・ ３−１１が設けられてい４ｏくれ
ものポインタ３−０．・・・・・・・・・ ３−１１ば
。
論理「１」罠なってい、るポインタ３−４＜４就Ｑ。
・−−−−−−−１１）の位置から命令を選択し曝パイ
プラインに流す役割ｔｔりている。例えば、ポインタ３
−１が「１」になりていれば、命令バッファ・レジスタ
１−００バイト２を指していることＫなり、バイト２以
降の数バイトの命令が選択されてパイプライン制御部４
に入る０命令バツフア、。レジス゛り１−〇ないし１−
３の出力はセレクタ２に入力され亀セレクタ２の出力は
パイプツイン制御部４の入力となる０セレ′クタ２はパ
イプライン制御部４にようて制御部れる■命令バッファ
・レジスタ１−２および１−３の出力は、セレクタ５に
入力され１七レクタ５の出力・は命令バッファ―レジス
タ１−１の入力となる０セレクタ５もパイプライン制御
部４によりて制御される。命令バッファ・レジスタ１−
０ないし１−３並びにポインタ３−０なりし３−１１も
パイプライン制御−４によって制御される０ 本発明の動作を第３図を参照しつ＼説明する０・なお、
第３図において、（ＷＲ＃′ｉ命令バッファ・レジスタ
１−２１−示し％（ＷＲＣは命令バッファ・レジスタ１
−３を宗している０ 先ｆ、（１）の７０−において第２オペランド・アドレ
スが求められ、そのアドレスから従来命令が読出され、
（ＷＲに格納される。それと同時Ｋ。
プラインに流す役割ｔｔりている。例えば、ポインタ３
−１が「１」になりていれば、命令バッファ・レジスタ
１−００バイト２を指していることＫなり、バイト２以
降の数バイトの命令が選択されてパイプライン制御部４
に入る０命令バツフア、。レジス゛り１−〇ないし１−
３の出力はセレクタ２に入力され亀セレクタ２の出力は
パイプツイン制御部４の入力となる０セレ′クタ２はパ
イプライン制御部４にようて制御部れる■命令バッファ
・レジスタ１−２および１−３の出力は、セレクタ５に
入力され１七レクタ５の出力・は命令バッファ―レジス
タ１−１の入力となる０セレクタ５もパイプライン制御
部４によりて制御される。命令バッファ・レジスタ１−
０ないし１−３並びにポインタ３−０なりし３−１１も
パイプライン制御−４によって制御される０ 本発明の動作を第３図を参照しつ＼説明する０・なお、
第３図において、（ＷＲ＃′ｉ命令バッファ・レジスタ
１−２１−示し％（ＷＲＣは命令バッファ・レジスタ１
−３を宗している０ 先ｆ、（１）の７０−において第２オペランド・アドレ
スが求められ、そのアドレスから従来命令が読出され、
（ＷＲに格納される。それと同時Ｋ。
従属命令が格納される前の（ＷＲの内容が（ＷＲＣＫ格
納される。Ｅしνスタの内容と４ＷＲの内容がＯＲ結合
され、その結果全便りて（２）の従属命令が実行される
。仁の時のポインタ３−０ないし３−１１は、エクゼキ
墨−ト命令に後続する命令を指しているが、強制的Ｋ（
ＷＲの先頭を指すための７リツプ・７謂ツブ（図示せず
）を設け、ｉＷＲから命、４ｔを取り込むようにしてお
くＯ従属命令から（３）の後続命令に移る時点（（１（
２）のＲステートの終わり）で上記のフリップ・７ａツ
ブをオフにすることにより１ポインタ３−０ないし３−
１１の権門しているところから後続命令を選択する０ま
た・上記のフリップ弓Ｉツブ！オフにすると同時に（Ｗ
ＲＣが有効である信号（８１ＬＥＣＴ （ＷＲＣ）を
上げ、この信号が「１」である間は命令パツツア・、ビ
ジスタ１−０．１−１．１−３からパイプツイン制御Ｗ
６４に命−が入力されるようにしてｊｉＰ ＜ ｏ信号
８１１ＩＣＴ （ＷＢＣは５次の命令取り出し時に「
０」にする。エクゼキ為−ト命令後の命令読出しく４１
）は、従来方式でるるとエクゼキ島−ト命令に後続する
命令の先頭から読出す必要があるのく対し１本発明の方
式であると、（ＷＲＣの中に後続する命令群である数バ
イトが読み込まれているので、その命令群Ｋｐ＜命令読
み出し管行えは曳く、命令読出しが効率よく行える０以
上Ｏ説明から明らかなように１本発明によれば、命令の
読み出しを効率よく行うことが出来。
納される。Ｅしνスタの内容と４ＷＲの内容がＯＲ結合
され、その結果全便りて（２）の従属命令が実行される
。仁の時のポインタ３−０ないし３−１１は、エクゼキ
墨−ト命令に後続する命令を指しているが、強制的Ｋ（
ＷＲの先頭を指すための７リツプ・７謂ツブ（図示せず
）を設け、ｉＷＲから命、４ｔを取り込むようにしてお
くＯ従属命令から（３）の後続命令に移る時点（（１（
２）のＲステートの終わり）で上記のフリップ・７ａツ
ブをオフにすることにより１ポインタ３−０ないし３−
１１の権門しているところから後続命令を選択する０ま
た・上記のフリップ弓Ｉツブ！オフにすると同時に（Ｗ
ＲＣが有効である信号（８１ＬＥＣＴ （ＷＲＣ）を
上げ、この信号が「１」である間は命令パツツア・、ビ
ジスタ１−０．１−１．１−３からパイプツイン制御Ｗ
６４に命−が入力されるようにしてｊｉＰ ＜ ｏ信号
８１１ＩＣＴ （ＷＢＣは５次の命令取り出し時に「
０」にする。エクゼキ為−ト命令後の命令読出しく４１
）は、従来方式でるるとエクゼキ島−ト命令に後続する
命令の先頭から読出す必要があるのく対し１本発明の方
式であると、（ＷＲＣの中に後続する命令群である数バ
イトが読み込まれているので、その命令群Ｋｐ＜命令読
み出し管行えは曳く、命令読出しが効率よく行える０以
上Ｏ説明から明らかなように１本発明によれば、命令の
読み出しを効率よく行うことが出来。
また、従属命令後めロス・タイムをなくすることによう
て性能向上管財ることが出来り。
て性能向上管財ることが出来り。
第１図は従来のエクゼキ凰−ト命令の処理゛を示す図％
第２図は本発明の１実施例のブロック図。 ＃Ｉ３図は本発明の詳細な説明する図である◎１−０な
いしｌ ＝ ３−７命令バツフア・レジスタ。
第２図は本発明の１実施例のブロック図。 ＃Ｉ３図は本発明の詳細な説明する図である◎１−０な
いしｌ ＝ ３−７命令バツフア・レジスタ。
Claims (1)
- 【特許請求の範囲】 置から命令音域り出すかを示す複数のポインタと。 取９出！木命令管実行すると共に各種の制・御を行ると
共に、エクゼナ具−ト命令等を処理する処理フｐ−の所
定の時点で上記ポインタに関係なく上毛？ 記最上段の命令バッファ・レジスタから従属命令・ｔ１
１Ｌ込んで従属命令゛のＪ６−フローを開始い従属命令
の処理し眠−が開始されてから次の命令が主記憶゛装置
から読出されて上記最上−の命令バッファ・レジスタに
格納暮れる間は最上段の命令バッファ・レジスタの代り
によ記ジ′ピー命令バッファ・レジスタを命令取出対象
用命令バッファ・レジスタとするための制御を行うよう
、上記パイプライン制御部を構成したことｔ−特徴とす
る先行制御方式０゛、 −・
、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14150581A JPS5843042A (ja) | 1981-09-08 | 1981-09-08 | 先行制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14150581A JPS5843042A (ja) | 1981-09-08 | 1981-09-08 | 先行制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5843042A true JPS5843042A (ja) | 1983-03-12 |
Family
ID=15293510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14150581A Pending JPS5843042A (ja) | 1981-09-08 | 1981-09-08 | 先行制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843042A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59202544A (ja) * | 1983-05-02 | 1984-11-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 命令バツファ迂回装置 |
| JPS60181837A (ja) * | 1984-02-29 | 1985-09-17 | Fujitsu Ltd | エクスキユ−ト命令処理方式 |
| EP0632370A1 (en) * | 1993-07-02 | 1995-01-04 | Nec Corporation | A hardware arrangement of effectively expanding data processing time in pipelining in a microcomputer system and a method thereof |
-
1981
- 1981-09-08 JP JP14150581A patent/JPS5843042A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59202544A (ja) * | 1983-05-02 | 1984-11-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 命令バツファ迂回装置 |
| JPS6240734B2 (ja) * | 1983-05-02 | 1987-08-29 | Intaanashonaru Bijinesu Mashiinzu Corp | |
| JPS60181837A (ja) * | 1984-02-29 | 1985-09-17 | Fujitsu Ltd | エクスキユ−ト命令処理方式 |
| EP0632370A1 (en) * | 1993-07-02 | 1995-01-04 | Nec Corporation | A hardware arrangement of effectively expanding data processing time in pipelining in a microcomputer system and a method thereof |
| US5579525A (en) * | 1993-07-02 | 1996-11-26 | Nec Corporation | Pipelined arrangement including data processing storages having dynamic latches for reducing delay in data processing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4454578A (en) | Data processing unit with pipelined operands | |
| US4398245A (en) | Data processing system having an instruction pipeline for processing a transfer instruction | |
| USRE32493E (en) | Data processing unit with pipelined operands | |
| JPH063584B2 (ja) | 情報処理装置 | |
| JPH06332695A (ja) | データ処理装置及びその制御回路 | |
| JPS5847053B2 (ja) | デ−タ処理装置 | |
| KR920004290B1 (ko) | 명령파이프라인방식의 마이크로프로세서 | |
| US5867696A (en) | Saving a program counter value as the return address in an arbitrary general purpose register | |
| JPS623461B2 (ja) | ||
| JPS5843042A (ja) | 先行制御方式 | |
| US4580238A (en) | Arithmetic operating system | |
| JP2748957B2 (ja) | データ処理装置 | |
| JPS59114677A (ja) | ベクトル処理装置 | |
| JP2553200B2 (ja) | 情報処理装置 | |
| JPH07110769A (ja) | Ｖｌｉｗ型計算機 | |
| JP2901247B2 (ja) | 掃出し制御方式 | |
| JPS5831471A (ja) | ベクトル命令処理装置におけるコンフリクト・チエツク回路 | |
| JPS60108973A (ja) | 配列要素の最小値および最小要素の要素番号を求める方法 | |
| JP2550408B2 (ja) | 条件分岐命令の制御方式 | |
| JPH03255530A (ja) | 並列命令フェッチ機構 | |
| JP2953451B2 (ja) | 割り込み処理方法 | |
| JPH0419575B2 (ja) | ||
| JPH02133841A (ja) | データストア制御方式 | |
| JPH0238966B2 (ja) | ||
| JPS58222366A (ja) | 並列演算装置 |