JPS59201433A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59201433A
JPS59201433A JP7653783A JP7653783A JPS59201433A JP S59201433 A JPS59201433 A JP S59201433A JP 7653783 A JP7653783 A JP 7653783A JP 7653783 A JP7653783 A JP 7653783A JP S59201433 A JPS59201433 A JP S59201433A
Authority
JP
Japan
Prior art keywords
semiconductor element
recession
bonding agent
stage
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7653783A
Other languages
English (en)
Other versions
JPH0226377B2 (ja
Inventor
Eiji Yokota
横田　栄二
Masao Takehiro
武広　正雄
Toyoshige Kawashima
川島　豊茂
Akihiro Kubota
昭弘 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7653783A priority Critical patent/JPS59201433A/ja
Publication of JPS59201433A publication Critical patent/JPS59201433A/ja
Publication of JPH0226377B2 publication Critical patent/JPH0226377B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 本発明は接着剤により半導体素子全ダイス・デージに接
着固定する半導体装置に係り、特に半導体素子の接着面
定時接着剤の膜厚均一化を計ったダイステージ形状及び
固定方法に関する。
（ｂ）　　技術の背景 半導体パソヶー２は安価なコスト面がらリードフレーム
を使用したプラスチックパッケージが多用されている。
一般にリードフレーム（っダイステージに半導体素子を
固定するのに導電性金属粉末をエボギシ又はポリイミド
樹脂等のバイ７ダー材に溶解したペースト状Ｕ）４電性
接着剤を用いて熱硬化又は常温硬化させる。接着剤は高
粘性があり塗布方法には接着剤を充填した容器を圧気供
給調節機ｙｃ接続し、圧気により一定Ａｔの接着剤全吐
出させ４）デイスベ／ス方式、シ）一般に用いられ主流
をなしている、 ｔｃ＋　　従来技術と問題点 第１図はディスペンス方式のダイボンデング装置を示す
構成図、第２図はリードフレームＱつダイステージ上に
導電性接着剤を塗布１７た従来例を示す平面図、第３図
はリードフレーム上に半導体素子を接着固定した従来例
を示す断面図である、第１図において、導電性接着剤２
を充填し罠シリンジ容器１は送気用パイプ４を介して圧
気供給調節機３（（連結される。圧気供給調節機３によ
り一定圧のエアをシリンジ容器１内に送圧して導電性接
着剤２の液面２ａを加圧し、一定量の粘性ある導電性接
着剤２とシリンジ容器１の先端に取付け１こノズル５よ
り吐出さぞ第２図でポラ−リードフレーム７のダイステ
ージ８上に塗布ぎせるものである・塗布した導電性接着
剤２は高粘性のため拡散され７図のようにもり上る。こ
の上ＶＣ半導体素子９を加圧しスクラブして導電性接着
剤２を平坦化し第３図に示すようｒこ均一な膜厚となる
よう半固定し、常温硬化又は加熱硬化により固定する・
しかしこの方法では半導体素子９を固定するのに加圧し
スクラブして導電性接着剤２ケ平坦化させる必安かあり
、作業性が悪く、場合によっては半導体素子９に傾きを
生じワイヤボンデング等の後工程に支障を米子ことがあ
る。
（ｄＪ　　発明の目的 本発明は上記の点に鑑み、半導体素子を接着剤でダイス
テージに固定する際の半導体素子のスクシプ？不要とし
たダイステージ構造全提供し作業能率を向上さぜなこと
を目的とする。
（ｅｌ　　発明の構成 上記目的は本発明ｙｃよれは、半導体素子を載置するダ
イステージに凹部が形成され、該凹部内に接着剤が充填
されて該半導体素子が接着固定されることによって達せ
られる。
（ｆ）　　発明の実施例 以下本発明の実施例を図面により詳述する。第４図は本
発明の一実施例でる小ダイステージを・て凹状の窪与及
び溝を設け７乞リート７レーム金示す平面図、第５図、
第６図は第４図ｑ；Ａ−Ａ’　部を示す断面図であり、
第５図はダイステージ上に導電性接着剤を塗布する状態
を示す図、第６図は半導体素子取付を示す図である。
図においてリードフレーム１１のダイステージ１２に破
線で示す窪り〜１２ａと周辺に浅い溝１３をコイニング
等ｅこより一体的に形成する。このダイステージ１２の
ヰみ］　２　ａ　ｖ＜、’シリンジ容福先端のノスルに
備えた平板状の押え版１４を１４セシあて第５図に示す
ように一定量の半導体接着剤を吐出させ、窪み１２ａ内
に充填さゼーる。充填ＶＣ際し周辺に備えた溝１３Ｕ気
通孔となりａみ１２ａ内の空気全排出し充填効果を勤め
る。次いで第６図に示すように一定量の導電性接着剤１
５を充填したダイステージ１２土ｌこ平坦に保持した半
導体素子１６を押圧して載置することにより接着剤は均
一な膜厚となめ。し〃・る後、半導体素子は樹脂封止さ
れる。このような取付構造とすることにより従来のよう
なスクラブ固定は不安となり作業は簡素化される。
（ｇ）　　発明の効果 以上詳細に説明したように本発明によれば、均一な膜厚
で接着剤を塗布できるので従来の様な半導体素子のスク
ラブは不要となり、作業能率か向上する。
【図面の簡単な説明】
第１　図ｔｒｉ　ティスヘンス方式のダイポンチ／、り
装置を示す構成図、第２図はリードフレームのグイステ
ージ上に導電性接着剤を塗布した従来例を示す平面図、
第３図はリードフレーム上ＶＣ半導体素子を接着固定し
た従来例を示す断面図、第４図は本発明の一実施例であ
りダイステージに凹状の窪み、及び溝を設けたリードフ
レームを示す平面図第５図、第６図は第４図のＡ　−’
Ａ、’　部を示す断面図であり、第５図はグイステージ
上ＶＣ導電性接着剤を塗布した状態を示す図、第６図は
半導体素子を取付けた状態を示す図である・図中１１　
　リードフレーｌい１２　・　ダイステージ、１３・溝
、１４　・・押え板、１５　・導電性接着剤、１６・・
・・・・半導体素子、１２ａ　・　凹状窪み。

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を載置するダイスデージに凹部が形成され、
    該凹部内に接着剤が充填されて該半導体素子が接着固定
    されていることを特徴とする半導体装置。
JP7653783A 1983-04-30 1983-04-30 半導体装置の製造方法 Granted JPS59201433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7653783A JPS59201433A (ja) 1983-04-30 1983-04-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7653783A JPS59201433A (ja) 1983-04-30 1983-04-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59201433A true JPS59201433A (ja) 1984-11-15
JPH0226377B2 JPH0226377B2 (ja) 1990-06-08

Family

ID=13608014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7653783A Granted JPS59201433A (ja) 1983-04-30 1983-04-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59201433A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014013848A1 (ja) * 2012-07-19 2014-01-23 日産自動車株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511740U (ja) * 1991-07-23 1993-02-12 東洋電機製造株式会社 電圧抑制回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51121461U (ja) * 1975-03-22 1976-10-01
JPS5684356U (ja) * 1979-11-29 1981-07-07
JPS5844858U (ja) * 1981-09-21 1983-03-25 日本電気株式会社 リ−ドフレ−ム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844858B2 (ja) * 1971-12-22 1983-10-05 株式会社日立製作所 ガソリンエンジン ノ ハイキガスジヨウカソウチ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51121461U (ja) * 1975-03-22 1976-10-01
JPS5684356U (ja) * 1979-11-29 1981-07-07
JPS5844858U (ja) * 1981-09-21 1983-03-25 日本電気株式会社 リ−ドフレ−ム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014013848A1 (ja) * 2012-07-19 2014-01-23 日産自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JPH0226377B2 (ja) 1990-06-08

Similar Documents

Publication Publication Date Title
JP6041053B2 (ja) 半導体装置及びその製造方法
TW582078B (en) Packaging process for improving effective die-bonding area
US4029628A (en) Bonding material for planar electronic device
JPS59201433A (ja) 半導体装置の製造方法
JPH1070230A (ja) Ｌｏｃ用リードフレーム
US5445697A (en) Fixture and method for attaching components
JP2006295186A (ja) 無テープのダイアタッチ方式による集積回路パッケージプロセス
JPS58182837A (ja) 樹脂封止半導体装置の製造方法
JPH0410447A (ja) Ｉｃチップ搭載基板
JP3022910B2 (ja) 半導体装置の製造方法
JPH0689914A (ja) 半導体装置の封止方法
JPS629728Y2 (ja)
JPS5935434A (ja) 半導体装置
TW432653B (en) Flip chip package structure and process with increased encapsulation efficiency and reliability
JPH01272125A (ja) 半導体装置の製造方法
JPH01264230A (ja) 半導体装置
JPS6167970A (ja) 部品の取り付け構造
JPH027411A (ja) 圧電部品の製造方法
JPS63177430A (ja) 半導体装置の樹脂封止方法
JPH0379065A (ja) 半導体装置用リードフレーム
JPS5927536A (ja) 半導体装置及びその製造方法
JPH02238640A (ja) 半導体装置の製造方法
JPH08195468A (ja) リードフレーム
JPH0491446A (ja) 半導体素子のフリップチップ実装方法
JPS6245133A (ja) ペレツト付方法