JPS59200351A - マイクロコンピユ−タのリセツト方式 - Google Patents

マイクロコンピユ−タのリセツト方式

Info

Publication number
JPS59200351A
JPS59200351A JP58075441A JP7544183A JPS59200351A JP S59200351 A JPS59200351 A JP S59200351A JP 58075441 A JP58075441 A JP 58075441A JP 7544183 A JP7544183 A JP 7544183A JP S59200351 A JPS59200351 A JP S59200351A
Authority
JP
Japan
Prior art keywords
microcomputer
reset
runaway
memory
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58075441A
Other languages
English (en)
Inventor
「あわ」根 操
Misao Awane
Seiji Hara
成治 原
Satoshi Kobayashi
諭 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP58075441A priority Critical patent/JPS59200351A/ja
Publication of JPS59200351A publication Critical patent/JPS59200351A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はパワーダウン時及びプログラムの暴走時におけ
るマイクロコンピュータのリセット方式%式% 従来、マイクロコンビ二−タにおけるプログラムの暴走
防止システムは種々示されているが、その何れも暴走を
防止することを目的としているために暴走を検知すると
マイクロコンピュータをリセットして初期状態に復帰さ
せるものであった。
したがってパワーダウンによるリセットとプログラムの
暴走によるリセットが区別されないために、マイクロコ
ンビーータを備えた機器がリセットにより誤動作しても
、リセットがパワーダウンによるものか或いはプログラ
ムの暴走によるものかが判らないと対策のたてようがな
かった。例えば自動販売機のように無人状態で使用され
る機器に於いては、故意による電源遮断が頻繁に行なわ
れこの場合の誤動作はやもえないにしても、暴走による
誤動作は解決しなければならないが、そのためにはプロ
グラムが暴走したことを確実に検出し、場合によっては
暴走した回数も解析可能なシステムが望まれている。こ
れによりプログラム暴走の原因となるノイズ等に対して
有効な対策が施せるからである。
(ハ) 目的 上記点より本発明は、リセットがパワーダウンによるも
のか或いはプログラムの暴走によるものかを判別して記
憶するマイクロコンピュータのリセット方式を提供する
ものである。
に)構成 本発明は、パワーダウン時にバッテリにてバックアップ
されるメモリと、プログラムの暴走検知手段と、パワー
ダウン時の電源電圧の下降に応答して先ずインクラット
信号読いてリセット信号を間隔をおいて順次出力する制
御手段とを具備し、マイクロコンピュータはインタラブ
ド信号の入力によりパワーダウンしたことを前記メモリ
に記憶し、且つ暴走検知手段より発生する暴走検知信号
或いはリセット信号によりリセットするよう構成し、パ
ワーダウン或いはプログラムの暴走によるリセットの解
除後、マイクロコンピュータは前記メモリにフラグが立
っている場合はリセットがパワーダウンによるものと判
別し、フラグが立っていない場合はリセットがプログラ
ムの暴走によるものと判別することを特徴としたマイク
ロコンピータのリセット方式。
(ホ)実施例 第1図は本発明を適用したシステムを示すもので、(1
)はマイクロコンピュータ、(5)はプログラムをスト
アしているROM、Mはバックアップ用のバッテリ(3
)を備えたメモリ、(6)は入力側に端子(7)より電
源電圧V。c (24V)が供給されて出力側より安定
化電圧(5v)をマイクロコンピュータ(1)・ROM
(5)・メモリMへ印加する定電圧回路、(4)は電源
電圧Vccの下降に応答して先ずインタラブド信号IN
T及びリセット信号Rを順次間隔をおいて出力する制御
手段である。制御手段(4)は、抵抗R1とコンデンサ
Cから成りパワーオン時に急峻に立上がる電源電圧Vc
cを遅延させる積分回路(4A)とコンデンサCの放電
用ダイオードD、とコンパレータ(4,B)(4C)と
から構成されている。そしてコンパレータ(4C)の(
ト)入力端子にはコンデンサCの端子電圧vcが抵抗R
,・Rsとにより分割されて印加されると共に、(ハ)
入力端子にはツェナーダイオード(8)によるツェナー
電圧■2が印加されており、端子電圧■。か■1以上と
なったときにコンパレータ(4C)は出力を「L」から
rHJに反転するよう設定されている。一方、コンパレ
ータ(4B)の(1)入力端子には電圧■。が抵抗R1
・R6とにより分割されて印加されると共に、(へ)入
力端子にはツェナー電圧v2が印加されてx9、端子電
圧■。がV2(>V、)以上となったときにコンパレー
タ(4B)は出力なrLJからrHJに反転するよう設
定されている。
しかしてマイクロコンピュータ(1)はコンパレータ(
4B)の出力がrHJからrLJに反転するとインタラ
ブドがかかり、コンパレータ(4C)の出力がrLJで
リセットするよう構成されている。また(2)は暴走検
知手段で、例えばマイクロコンビーータ(1)より一定
周期毎のパルスが供給されなくなると、プログラムが暴
走したとして暴走検知信号であるrLJの信号を出力す
るよう構成されている。
そしてマイクロコンヒ工−タ(1,1は、コンパレータ
(4C)或いは暴走検知手段(2)の何れかの出力がr
LJとなってANDゲート(91の出力側がrLJとな
るとリセットされる構成である。また(Iαは電源投入
後から一定時間プルアツブ抵抗R8に電圧を印加するタ
イマ回路である。
上記構成による動作を説明する。先ず電源が投入される
と電源電圧Vccは急峻に立上がるために、定電圧回路
(6)にて所定の動作電圧がマイクロコンビーータ(1
)・ROM (5)・メモリMに供給され、一方コンバ
レータ(4B)及び(4C)にも必要な動作電圧か供給
されると共に、(1)入力端子にはツェナー電圧V2が
印加される。またバッテリ(3)はダイオードD2 及
び抵抗R7を通して充電さhる。しかしてコンパレータ
(4B) (4C)の(へ)入力端子はコンデンサCの
端子電圧V。が徐々に上昇するために低い電圧レベルニ
アって、コンパレータ(4BX4C)はトモに「H」を
出力している。したがってマイクロコンピー−り(1)
はANDゲート(9)の出力側がrLJのためリセット
状態にある。そしてコンデンサCの端子電圧VCが先ず
■、に到達してコンパレータ(4C)の出力側がrHJ
となると、ANDゲート(9)の一方の入力側は電源投
入後から一定時間プルアツブ抵抗R8により「H」に保
持されているためにその出力狽1jは「H」となり、マ
イクロコンピュータ(1)はリセットが解除されてRO
M(5)にストアされているプログラムに沿って所定の
処理を行ならと共に、定期的な処理にあわせてボートP
、よりパルスを出力する。しかしてタイマ回路QQIに
よる遅延時間の経過後、マイクロコンビーータ(1)か
ら定期的にパルスが出力されていると、ANDゲート(
9)は暴走検知手段(2)からrHJの信号が入力され
る。
、そしてパワーダウンにより電源電圧が下降すると、コ
ンデンサCはダイオードD□を通して放電し先ず端子電
圧V1が■、に達したときにコンパレータ(4B)の出
力側はrHJからrLJに反転するため、マイクロコン
ピュータ(1)はインタラブドがかかりメモリM、に7
ラグを立てる。続いて端子電圧■oが■、に達するとコ
ンパレータ(4C)の出力側は「L」となってマイクロ
コンピュータ(1)はりセントされ、その後マイクロコ
ンピュータ(1)への供給電圧も動作電圧以下となるが
メモリMはバッテリ(3)電圧にてバックアップされて
記憶を保持している。しかして電源が復帰して動作電圧
が供給されると共にリセットが解除されると、前述した
ようにマイクロコンピュータ(1)はROM (5)に
ストアされているプログシムの処理を開始するが、一連
の初期設定フローでマイクロコンビーータ(1)はリセ
ットがパワーダウンによるものか或いはプログラムの暴
走によるものかを判別して記憶する第2図に示す処理を
行なう。即ち、先ずマイクロコンピュータ(1)はメモ
リMlの内容を判定することで、リセットがパワーダウ
ンによるものか或いはプログシムの暴走によるものかを
判別する。パワーダウンの場合、マイクロコンピュータ
(1)はインクラットによりメモリM、にフラグを立て
ており、パワーダウンによるリセット回数を記1意する
メモリM3の内容に「1」を加算した後にメモリM1を
クリアする。
また電源投入後の安定休憩でプログラムが暴走すると、
マイクロコンピュータ(1)よりその定期的な処理にあ
わせたパルスが供給されなくなり暴走検知手段(2)の
出力側はrLJとなって、マイクロコンピュータ(1)
はリセットがかかる。したがってプログラムが暴走する
とマイクロコンピュータ(1)はインタラブドがかから
ずにリセットされるためが゛ にメモリM、にはフラグ立たない。しかして暴走検△ 細手段(2)の出力側がrHJとなってリセットが解除
され、マイクロコンピュータ(1)が初期設定フローで
第2図の処理を実行した場合、メモIJM、にはフラグ
が立っていないために暴走回数を記憶するメモリM2の
内容に「1」を加算する。
本例ではマイクロコンピュータ(1)のインクラブド端
子INTにコンパレータ(4B)の出力側乞接続してい
るが、他の入力ポートに接続して定期的にコンパレータ
(4B)の出力を検知しrLJによりメモリM1にフラ
グを立てる構成でもよい。
(へ)効果 本発明に依ると、パワーダウンによりリセットされる直
前にマイクロコンピュータはフラグを立て、リセット解
除後にフラグに基づきノくワーダウンによるリセットか
或いはプログラムの暴走によるリセットかを判別するた
めに、システムの安全性を確保できると共に解析しやす
い効果がある。
【図面の簡単な説明】
第1図は本発明を適用したシステムを示す図、第2図は
リセット解除後の本発明に係わるマイクロコンピータの
動作を示すフローチャートである。 (1)・・・マイクロコンビーータ、 (2)・・・暴
走検知手段、 (3)・・・バッテリ、 (4)・・・
制御手段、 M・・・メモリ。

Claims (1)

    【特許請求の範囲】
  1. 1、パワーダウン時にバッテリにてバックアップされる
    メモリと、プログラムの暴走検知手段と、パワーダウン
    時の電源電圧の下降に応答して先ずインタラブド信号読
    いてリセット信号を間隔をおいて順次出力する制御手段
    とを具備し、マイクロコンピュータは前記インタラブド
    信号の入力によりパワーダウンしたことを前記メモリに
    記憶し、且つ前記暴走検知手段からの暴走検知信号或い
    は前記リセット信号によりリセットするよう構成し、パ
    ワーダウン或いはプログラムの暴走によるリセットの解
    除後に前記マイクロコンピュータは前記メモリの内容に
    基づきリセットがパワーダウンによるものかまたはプロ
    グラムの暴走によるものかを判別することを特徴とした
    マイクロコンピュータのリセット方式。
JP58075441A 1983-04-27 1983-04-27 マイクロコンピユ−タのリセツト方式 Pending JPS59200351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58075441A JPS59200351A (ja) 1983-04-27 1983-04-27 マイクロコンピユ−タのリセツト方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58075441A JPS59200351A (ja) 1983-04-27 1983-04-27 マイクロコンピユ−タのリセツト方式

Publications (1)

Publication Number Publication Date
JPS59200351A true JPS59200351A (ja) 1984-11-13

Family

ID=13576325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58075441A Pending JPS59200351A (ja) 1983-04-27 1983-04-27 マイクロコンピユ−タのリセツト方式

Country Status (1)

Country Link
JP (1) JPS59200351A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202233A (ja) * 1985-03-06 1986-09-08 Diesel Kiki Co Ltd マイクロコンピユ−タの制御方法
JPS6415819A (en) * 1987-07-09 1989-01-19 Oki Electric Ind Co Ltd Resetting system from power-down mode
US5522034A (en) * 1993-08-20 1996-05-28 Nippondenso Co., Ltd. Battery disconnection detecting apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556608A (en) * 1978-06-29 1980-01-18 Toshiba Corp Computer restart system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556608A (en) * 1978-06-29 1980-01-18 Toshiba Corp Computer restart system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202233A (ja) * 1985-03-06 1986-09-08 Diesel Kiki Co Ltd マイクロコンピユ−タの制御方法
JPS6415819A (en) * 1987-07-09 1989-01-19 Oki Electric Ind Co Ltd Resetting system from power-down mode
US5522034A (en) * 1993-08-20 1996-05-28 Nippondenso Co., Ltd. Battery disconnection detecting apparatus

Similar Documents

Publication Publication Date Title
US4586179A (en) Microprocessor reset with power level detection and watchdog timer
US4363092A (en) Malfunction preventing system for a microcomputer system
JP3633092B2 (ja) マイコン故障監視装置
US4488303A (en) Fail-safe circuit for a microcomputer based system
JPH0319571B2 (ja)
US4572966A (en) Activity monitor, power-on clear circuit
DK160161B (da) Overvaagningskobling til en mikroprocessor-styret braender og braenderreguleringssystem med en saadan kobling
CN111559272B (zh) 电动汽车充电功率的控制方法、装置、设备及存储介质
JPS59200351A (ja) マイクロコンピユ−タのリセツト方式
JPH02257319A (ja) メモリ駆動装置
JPS62143153A (ja) 中央処理装置の制御装置
JPH0460245B2 (ja)
JP2967219B2 (ja) ディジタル・コンピュータの外部電源瞬断対処装置
JPS59146349A (ja) マイクロコンピユ−タの自動復帰方式
JP2583266B2 (ja) エンジン制御方法、及び、エンジン制御装置
JPH0559452B2 (ja)
JPH0452900A (ja) 火災報知設備用機器
JPS62222318A (ja) 情報処理装置
JP2782784B2 (ja) マイクロコンピュータの制御装置
JPS61262803A (ja) 電子的制御装置
JP2982294B2 (ja) プログラマブルコントローラの瞬時停電時間検出方法
JP2592084B2 (ja) 料金収受システムにおけるデータ処理機
JPS6319094A (ja) 火災報知装置
JPH0530925U (ja) 電源電圧低下検出機能付き情報処理装置
JP2774595B2 (ja) Cpuシステムの動作監視装置