JPS59200351A - マイクロコンピユ−タのリセツト方式 - Google Patents
マイクロコンピユ−タのリセツト方式Info
- Publication number
- JPS59200351A JPS59200351A JP58075441A JP7544183A JPS59200351A JP S59200351 A JPS59200351 A JP S59200351A JP 58075441 A JP58075441 A JP 58075441A JP 7544183 A JP7544183 A JP 7544183A JP S59200351 A JPS59200351 A JP S59200351A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- reset
- runaway
- memory
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はパワーダウン時及びプログラムの暴走時におけ
るマイクロコンピュータのリセット方式％式％ 従来、マイクロコンビ二−タにおけるプログラムの暴走
防止システムは種々示されているが、その何れも暴走を
防止することを目的としているために暴走を検知すると
マイクロコンピュータをリセットして初期状態に復帰さ
せるものであった。
るマイクロコンピュータのリセット方式％式％ 従来、マイクロコンビ二−タにおけるプログラムの暴走
防止システムは種々示されているが、その何れも暴走を
防止することを目的としているために暴走を検知すると
マイクロコンピュータをリセットして初期状態に復帰さ
せるものであった。
したがってパワーダウンによるリセットとプログラムの
暴走によるリセットが区別されないために、マイクロコ
ンビーータを備えた機器がリセットにより誤動作しても
、リセットがパワーダウンによるものか或いはプログラ
ムの暴走によるものかが判らないと対策のたてようがな
かった。例えば自動販売機のように無人状態で使用され
る機器に於いては、故意による電源遮断が頻繁に行なわ
れこの場合の誤動作はやもえないにしても、暴走による
誤動作は解決しなければならないが、そのためにはプロ
グラムが暴走したことを確実に検出し、場合によっては
暴走した回数も解析可能なシステムが望まれている。こ
れによりプログラム暴走の原因となるノイズ等に対して
有効な対策が施せるからである。
暴走によるリセットが区別されないために、マイクロコ
ンビーータを備えた機器がリセットにより誤動作しても
、リセットがパワーダウンによるものか或いはプログラ
ムの暴走によるものかが判らないと対策のたてようがな
かった。例えば自動販売機のように無人状態で使用され
る機器に於いては、故意による電源遮断が頻繁に行なわ
れこの場合の誤動作はやもえないにしても、暴走による
誤動作は解決しなければならないが、そのためにはプロ
グラムが暴走したことを確実に検出し、場合によっては
暴走した回数も解析可能なシステムが望まれている。こ
れによりプログラム暴走の原因となるノイズ等に対して
有効な対策が施せるからである。
（ハ） 目的
上記点より本発明は、リセットがパワーダウンによるも
のか或いはプログラムの暴走によるものかを判別して記
憶するマイクロコンピュータのリセット方式を提供する
ものである。
のか或いはプログラムの暴走によるものかを判別して記
憶するマイクロコンピュータのリセット方式を提供する
ものである。
に）構成
本発明は、パワーダウン時にバッテリにてバックアップ
されるメモリと、プログラムの暴走検知手段と、パワー
ダウン時の電源電圧の下降に応答して先ずインクラット
信号読いてリセット信号を間隔をおいて順次出力する制
御手段とを具備し、マイクロコンピュータはインタラブ
ド信号の入力によりパワーダウンしたことを前記メモリ
に記憶し、且つ暴走検知手段より発生する暴走検知信号
或いはリセット信号によりリセットするよう構成し、パ
ワーダウン或いはプログラムの暴走によるリセットの解
除後、マイクロコンピュータは前記メモリにフラグが立
っている場合はリセットがパワーダウンによるものと判
別し、フラグが立っていない場合はリセットがプログラ
ムの暴走によるものと判別することを特徴としたマイク
ロコンピータのリセット方式。
されるメモリと、プログラムの暴走検知手段と、パワー
ダウン時の電源電圧の下降に応答して先ずインクラット
信号読いてリセット信号を間隔をおいて順次出力する制
御手段とを具備し、マイクロコンピュータはインタラブ
ド信号の入力によりパワーダウンしたことを前記メモリ
に記憶し、且つ暴走検知手段より発生する暴走検知信号
或いはリセット信号によりリセットするよう構成し、パ
ワーダウン或いはプログラムの暴走によるリセットの解
除後、マイクロコンピュータは前記メモリにフラグが立
っている場合はリセットがパワーダウンによるものと判
別し、フラグが立っていない場合はリセットがプログラ
ムの暴走によるものと判別することを特徴としたマイク
ロコンピータのリセット方式。
（ホ）実施例
第１図は本発明を適用したシステムを示すもので、（１
）はマイクロコンピュータ、（５）はプログラムをスト
アしているＲＯＭ、Ｍはバックアップ用のバッテリ（３
）を備えたメモリ、（６）は入力側に端子（７）より電
源電圧Ｖ。ｃ （２４Ｖ）が供給されて出力側より安定
化電圧（５ｖ）をマイクロコンピュータ（１）・ＲＯＭ
（５）・メモリＭへ印加する定電圧回路、（４）は電源
電圧Ｖｃｃの下降に応答して先ずインタラブド信号ＩＮ
Ｔ及びリセット信号Ｒを順次間隔をおいて出力する制御
手段である。制御手段（４）は、抵抗Ｒ１とコンデンサ
Ｃから成りパワーオン時に急峻に立上がる電源電圧Ｖｃ
ｃを遅延させる積分回路（４Ａ）とコンデンサＣの放電
用ダイオードＤ、とコンパレータ（４，Ｂ）（４Ｃ）と
から構成されている。そしてコンパレータ（４Ｃ）の（
ト）入力端子にはコンデンサＣの端子電圧ｖｃが抵抗Ｒ
，・Ｒｓとにより分割されて印加されると共に、（ハ）
入力端子にはツェナーダイオード（８）によるツェナー
電圧■２が印加されており、端子電圧■。か■１以上と
なったときにコンパレータ（４Ｃ）は出力を「Ｌ」から
ｒＨＪに反転するよう設定されている。一方、コンパレ
ータ（４Ｂ）の（１）入力端子には電圧■。が抵抗Ｒ１
・Ｒ６とにより分割されて印加されると共に、（へ）入
力端子にはツェナー電圧ｖ２が印加されてｘ９、端子電
圧■。がＶ２（＞Ｖ、）以上となったときにコンパレー
タ（４Ｂ）は出力なｒＬＪからｒＨＪに反転するよう設
定されている。
）はマイクロコンピュータ、（５）はプログラムをスト
アしているＲＯＭ、Ｍはバックアップ用のバッテリ（３
）を備えたメモリ、（６）は入力側に端子（７）より電
源電圧Ｖ。ｃ （２４Ｖ）が供給されて出力側より安定
化電圧（５ｖ）をマイクロコンピュータ（１）・ＲＯＭ
（５）・メモリＭへ印加する定電圧回路、（４）は電源
電圧Ｖｃｃの下降に応答して先ずインタラブド信号ＩＮ
Ｔ及びリセット信号Ｒを順次間隔をおいて出力する制御
手段である。制御手段（４）は、抵抗Ｒ１とコンデンサ
Ｃから成りパワーオン時に急峻に立上がる電源電圧Ｖｃ
ｃを遅延させる積分回路（４Ａ）とコンデンサＣの放電
用ダイオードＤ、とコンパレータ（４，Ｂ）（４Ｃ）と
から構成されている。そしてコンパレータ（４Ｃ）の（
ト）入力端子にはコンデンサＣの端子電圧ｖｃが抵抗Ｒ
，・Ｒｓとにより分割されて印加されると共に、（ハ）
入力端子にはツェナーダイオード（８）によるツェナー
電圧■２が印加されており、端子電圧■。か■１以上と
なったときにコンパレータ（４Ｃ）は出力を「Ｌ」から
ｒＨＪに反転するよう設定されている。一方、コンパレ
ータ（４Ｂ）の（１）入力端子には電圧■。が抵抗Ｒ１
・Ｒ６とにより分割されて印加されると共に、（へ）入
力端子にはツェナー電圧ｖ２が印加されてｘ９、端子電
圧■。がＶ２（＞Ｖ、）以上となったときにコンパレー
タ（４Ｂ）は出力なｒＬＪからｒＨＪに反転するよう設
定されている。
しかしてマイクロコンピュータ（１）はコンパレータ（
４Ｂ）の出力がｒＨＪからｒＬＪに反転するとインタラ
ブドがかかり、コンパレータ（４Ｃ）の出力がｒＬＪで
リセットするよう構成されている。また（２）は暴走検
知手段で、例えばマイクロコンビーータ（１）より一定
周期毎のパルスが供給されなくなると、プログラムが暴
走したとして暴走検知信号であるｒＬＪの信号を出力す
るよう構成されている。
４Ｂ）の出力がｒＨＪからｒＬＪに反転するとインタラ
ブドがかかり、コンパレータ（４Ｃ）の出力がｒＬＪで
リセットするよう構成されている。また（２）は暴走検
知手段で、例えばマイクロコンビーータ（１）より一定
周期毎のパルスが供給されなくなると、プログラムが暴
走したとして暴走検知信号であるｒＬＪの信号を出力す
るよう構成されている。
そしてマイクロコンヒ工−タ（１，１は、コンパレータ
（４Ｃ）或いは暴走検知手段（２）の何れかの出力がｒ
ＬＪとなってＡＮＤゲート（９１の出力側がｒＬＪとな
るとリセットされる構成である。また（Ｉαは電源投入
後から一定時間プルアツブ抵抗Ｒ８に電圧を印加するタ
イマ回路である。
（４Ｃ）或いは暴走検知手段（２）の何れかの出力がｒ
ＬＪとなってＡＮＤゲート（９１の出力側がｒＬＪとな
るとリセットされる構成である。また（Ｉαは電源投入
後から一定時間プルアツブ抵抗Ｒ８に電圧を印加するタ
イマ回路である。
上記構成による動作を説明する。先ず電源が投入される
と電源電圧Ｖｃｃは急峻に立上がるために、定電圧回路
（６）にて所定の動作電圧がマイクロコンビーータ（１
）・ＲＯＭ （５）・メモリＭに供給され、一方コンバ
レータ（４Ｂ）及び（４Ｃ）にも必要な動作電圧か供給
されると共に、（１）入力端子にはツェナー電圧Ｖ２が
印加される。またバッテリ（３）はダイオードＤ２ 及
び抵抗Ｒ７を通して充電さｈる。しかしてコンパレータ
（４Ｂ） （４Ｃ）の（へ）入力端子はコンデンサＣの
端子電圧Ｖ。が徐々に上昇するために低い電圧レベルニ
アって、コンパレータ（４ＢＸ４Ｃ）はトモに「Ｈ」を
出力している。したがってマイクロコンピー−り（１）
はＡＮＤゲート（９）の出力側がｒＬＪのためリセット
状態にある。そしてコンデンサＣの端子電圧ＶＣが先ず
■、に到達してコンパレータ（４Ｃ）の出力側がｒＨＪ
となると、ＡＮＤゲート（９）の一方の入力側は電源投
入後から一定時間プルアツブ抵抗Ｒ８により「Ｈ」に保
持されているためにその出力狽１ｊは「Ｈ」となり、マ
イクロコンピュータ（１）はリセットが解除されてＲＯ
Ｍ（５）にストアされているプログラムに沿って所定の
処理を行ならと共に、定期的な処理にあわせてボートＰ
、よりパルスを出力する。しかしてタイマ回路ＱＱＩに
よる遅延時間の経過後、マイクロコンビーータ（１）か
ら定期的にパルスが出力されていると、ＡＮＤゲート（
９）は暴走検知手段（２）からｒＨＪの信号が入力され
る。
と電源電圧Ｖｃｃは急峻に立上がるために、定電圧回路
（６）にて所定の動作電圧がマイクロコンビーータ（１
）・ＲＯＭ （５）・メモリＭに供給され、一方コンバ
レータ（４Ｂ）及び（４Ｃ）にも必要な動作電圧か供給
されると共に、（１）入力端子にはツェナー電圧Ｖ２が
印加される。またバッテリ（３）はダイオードＤ２ 及
び抵抗Ｒ７を通して充電さｈる。しかしてコンパレータ
（４Ｂ） （４Ｃ）の（へ）入力端子はコンデンサＣの
端子電圧Ｖ。が徐々に上昇するために低い電圧レベルニ
アって、コンパレータ（４ＢＸ４Ｃ）はトモに「Ｈ」を
出力している。したがってマイクロコンピー−り（１）
はＡＮＤゲート（９）の出力側がｒＬＪのためリセット
状態にある。そしてコンデンサＣの端子電圧ＶＣが先ず
■、に到達してコンパレータ（４Ｃ）の出力側がｒＨＪ
となると、ＡＮＤゲート（９）の一方の入力側は電源投
入後から一定時間プルアツブ抵抗Ｒ８により「Ｈ」に保
持されているためにその出力狽１ｊは「Ｈ」となり、マ
イクロコンピュータ（１）はリセットが解除されてＲＯ
Ｍ（５）にストアされているプログラムに沿って所定の
処理を行ならと共に、定期的な処理にあわせてボートＰ
、よりパルスを出力する。しかしてタイマ回路ＱＱＩに
よる遅延時間の経過後、マイクロコンビーータ（１）か
ら定期的にパルスが出力されていると、ＡＮＤゲート（
９）は暴走検知手段（２）からｒＨＪの信号が入力され
る。
、そしてパワーダウンにより電源電圧が下降すると、コ
ンデンサＣはダイオードＤ□を通して放電し先ず端子電
圧Ｖ１が■、に達したときにコンパレータ（４Ｂ）の出
力側はｒＨＪからｒＬＪに反転するため、マイクロコン
ピュータ（１）はインタラブドがかかりメモリＭ、に７
ラグを立てる。続いて端子電圧■ｏが■、に達するとコ
ンパレータ（４Ｃ）の出力側は「Ｌ」となってマイクロ
コンピュータ（１）はりセントされ、その後マイクロコ
ンピュータ（１）への供給電圧も動作電圧以下となるが
メモリＭはバッテリ（３）電圧にてバックアップされて
記憶を保持している。しかして電源が復帰して動作電圧
が供給されると共にリセットが解除されると、前述した
ようにマイクロコンピュータ（１）はＲＯＭ （５）に
ストアされているプログシムの処理を開始するが、一連
の初期設定フローでマイクロコンビーータ（１）はリセ
ットがパワーダウンによるものか或いはプログラムの暴
走によるものかを判別して記憶する第２図に示す処理を
行なう。即ち、先ずマイクロコンピュータ（１）はメモ
リＭｌの内容を判定することで、リセットがパワーダウ
ンによるものか或いはプログシムの暴走によるものかを
判別する。パワーダウンの場合、マイクロコンピュータ
（１）はインクラットによりメモリＭ、にフラグを立て
ており、パワーダウンによるリセット回数を記１意する
メモリＭ３の内容に「１」を加算した後にメモリＭ１を
クリアする。
ンデンサＣはダイオードＤ□を通して放電し先ず端子電
圧Ｖ１が■、に達したときにコンパレータ（４Ｂ）の出
力側はｒＨＪからｒＬＪに反転するため、マイクロコン
ピュータ（１）はインタラブドがかかりメモリＭ、に７
ラグを立てる。続いて端子電圧■ｏが■、に達するとコ
ンパレータ（４Ｃ）の出力側は「Ｌ」となってマイクロ
コンピュータ（１）はりセントされ、その後マイクロコ
ンピュータ（１）への供給電圧も動作電圧以下となるが
メモリＭはバッテリ（３）電圧にてバックアップされて
記憶を保持している。しかして電源が復帰して動作電圧
が供給されると共にリセットが解除されると、前述した
ようにマイクロコンピュータ（１）はＲＯＭ （５）に
ストアされているプログシムの処理を開始するが、一連
の初期設定フローでマイクロコンビーータ（１）はリセ
ットがパワーダウンによるものか或いはプログラムの暴
走によるものかを判別して記憶する第２図に示す処理を
行なう。即ち、先ずマイクロコンピュータ（１）はメモ
リＭｌの内容を判定することで、リセットがパワーダウ
ンによるものか或いはプログシムの暴走によるものかを
判別する。パワーダウンの場合、マイクロコンピュータ
（１）はインクラットによりメモリＭ、にフラグを立て
ており、パワーダウンによるリセット回数を記１意する
メモリＭ３の内容に「１」を加算した後にメモリＭ１を
クリアする。
また電源投入後の安定休憩でプログラムが暴走すると、
マイクロコンピュータ（１）よりその定期的な処理にあ
わせたパルスが供給されなくなり暴走検知手段（２）の
出力側はｒＬＪとなって、マイクロコンピュータ（１）
はリセットがかかる。したがってプログラムが暴走する
とマイクロコンピュータ（１）はインタラブドがかから
ずにリセットされるためが゛ にメモリＭ、にはフラグ立たない。しかして暴走検△ 細手段（２）の出力側がｒＨＪとなってリセットが解除
され、マイクロコンピュータ（１）が初期設定フローで
第２図の処理を実行した場合、メモＩＪＭ、にはフラグ
が立っていないために暴走回数を記憶するメモリＭ２の
内容に「１」を加算する。
マイクロコンピュータ（１）よりその定期的な処理にあ
わせたパルスが供給されなくなり暴走検知手段（２）の
出力側はｒＬＪとなって、マイクロコンピュータ（１）
はリセットがかかる。したがってプログラムが暴走する
とマイクロコンピュータ（１）はインタラブドがかから
ずにリセットされるためが゛ にメモリＭ、にはフラグ立たない。しかして暴走検△ 細手段（２）の出力側がｒＨＪとなってリセットが解除
され、マイクロコンピュータ（１）が初期設定フローで
第２図の処理を実行した場合、メモＩＪＭ、にはフラグ
が立っていないために暴走回数を記憶するメモリＭ２の
内容に「１」を加算する。
本例ではマイクロコンピュータ（１）のインクラブド端
子ＩＮＴにコンパレータ（４Ｂ）の出力側乞接続してい
るが、他の入力ポートに接続して定期的にコンパレータ
（４Ｂ）の出力を検知しｒＬＪによりメモリＭ１にフラ
グを立てる構成でもよい。
子ＩＮＴにコンパレータ（４Ｂ）の出力側乞接続してい
るが、他の入力ポートに接続して定期的にコンパレータ
（４Ｂ）の出力を検知しｒＬＪによりメモリＭ１にフラ
グを立てる構成でもよい。
（へ）効果
本発明に依ると、パワーダウンによりリセットされる直
前にマイクロコンピュータはフラグを立て、リセット解
除後にフラグに基づきノくワーダウンによるリセットか
或いはプログラムの暴走によるリセットかを判別するた
めに、システムの安全性を確保できると共に解析しやす
い効果がある。
前にマイクロコンピュータはフラグを立て、リセット解
除後にフラグに基づきノくワーダウンによるリセットか
或いはプログラムの暴走によるリセットかを判別するた
めに、システムの安全性を確保できると共に解析しやす
い効果がある。
第１図は本発明を適用したシステムを示す図、第２図は
リセット解除後の本発明に係わるマイクロコンピータの
動作を示すフローチャートである。 （１）・・・マイクロコンビーータ、 （２）・・・暴
走検知手段、 （３）・・・バッテリ、 （４）・・・
制御手段、 Ｍ・・・メモリ。
リセット解除後の本発明に係わるマイクロコンピータの
動作を示すフローチャートである。 （１）・・・マイクロコンビーータ、 （２）・・・暴
走検知手段、 （３）・・・バッテリ、 （４）・・・
制御手段、 Ｍ・・・メモリ。
Claims (1)
- １、パワーダウン時にバッテリにてバックアップされる
メモリと、プログラムの暴走検知手段と、パワーダウン
時の電源電圧の下降に応答して先ずインタラブド信号読
いてリセット信号を間隔をおいて順次出力する制御手段
とを具備し、マイクロコンピュータは前記インタラブド
信号の入力によりパワーダウンしたことを前記メモリに
記憶し、且つ前記暴走検知手段からの暴走検知信号或い
は前記リセット信号によりリセットするよう構成し、パ
ワーダウン或いはプログラムの暴走によるリセットの解
除後に前記マイクロコンピュータは前記メモリの内容に
基づきリセットがパワーダウンによるものかまたはプロ
グラムの暴走によるものかを判別することを特徴とした
マイクロコンピュータのリセット方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075441A JPS59200351A (ja) | 1983-04-27 | 1983-04-27 | マイクロコンピユ−タのリセツト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075441A JPS59200351A (ja) | 1983-04-27 | 1983-04-27 | マイクロコンピユ−タのリセツト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59200351A true JPS59200351A (ja) | 1984-11-13 |
Family
ID=13576325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58075441A Pending JPS59200351A (ja) | 1983-04-27 | 1983-04-27 | マイクロコンピユ−タのリセツト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200351A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61202233A (ja) * | 1985-03-06 | 1986-09-08 | Diesel Kiki Co Ltd | マイクロコンピユ−タの制御方法 |
| JPS6415819A (en) * | 1987-07-09 | 1989-01-19 | Oki Electric Ind Co Ltd | Resetting system from power-down mode |
| US5522034A (en) * | 1993-08-20 | 1996-05-28 | Nippondenso Co., Ltd. | Battery disconnection detecting apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556608A (en) * | 1978-06-29 | 1980-01-18 | Toshiba Corp | Computer restart system |
-
1983
- 1983-04-27 JP JP58075441A patent/JPS59200351A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556608A (en) * | 1978-06-29 | 1980-01-18 | Toshiba Corp | Computer restart system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61202233A (ja) * | 1985-03-06 | 1986-09-08 | Diesel Kiki Co Ltd | マイクロコンピユ−タの制御方法 |
| JPS6415819A (en) * | 1987-07-09 | 1989-01-19 | Oki Electric Ind Co Ltd | Resetting system from power-down mode |
| US5522034A (en) * | 1993-08-20 | 1996-05-28 | Nippondenso Co., Ltd. | Battery disconnection detecting apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586179A (en) | Microprocessor reset with power level detection and watchdog timer | |
| US4363092A (en) | Malfunction preventing system for a microcomputer system | |
| JP3633092B2 (ja) | マイコン故障監視装置 | |
| US4488303A (en) | Fail-safe circuit for a microcomputer based system | |
| JPH0319571B2 (ja) | ||
| US4572966A (en) | Activity monitor, power-on clear circuit | |
| DK160161B (da) | Overvaagningskobling til en mikroprocessor-styret braender og braenderreguleringssystem med en saadan kobling | |
| CN111559272B (zh) | 电动汽车充电功率的控制方法、装置、设备及存储介质 | |
| JPS59200351A (ja) | マイクロコンピユ−タのリセツト方式 | |
| JPH02257319A (ja) | メモリ駆動装置 | |
| JPS62143153A (ja) | 中央処理装置の制御装置 | |
| JPH0460245B2 (ja) | ||
| JP2967219B2 (ja) | ディジタル・コンピュータの外部電源瞬断対処装置 | |
| JPS59146349A (ja) | マイクロコンピユ−タの自動復帰方式 | |
| JP2583266B2 (ja) | エンジン制御方法、及び、エンジン制御装置 | |
| JPH0559452B2 (ja) | ||
| JPH0452900A (ja) | 火災報知設備用機器 | |
| JPS62222318A (ja) | 情報処理装置 | |
| JP2782784B2 (ja) | マイクロコンピュータの制御装置 | |
| JPS61262803A (ja) | 電子的制御装置 | |
| JP2982294B2 (ja) | プログラマブルコントローラの瞬時停電時間検出方法 | |
| JP2592084B2 (ja) | 料金収受システムにおけるデータ処理機 | |
| JPS6319094A (ja) | 火災報知装置 | |
| JPH0530925U (ja) | 電源電圧低下検出機能付き情報処理装置 | |
| JP2774595B2 (ja) | Ｃｐｕシステムの動作監視装置 |