JPS5920028A - バス接続システム - Google Patents
バス接続システムInfo
- Publication number
- JPS5920028A JPS5920028A JP12845582A JP12845582A JPS5920028A JP S5920028 A JPS5920028 A JP S5920028A JP 12845582 A JP12845582 A JP 12845582A JP 12845582 A JP12845582 A JP 12845582A JP S5920028 A JPS5920028 A JP S5920028A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal line
- control signal
- controlling part
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、バス接続システム、特に、コンピ−タのバス
接続におけるバス接続システムに関する。
接続におけるバス接続システムに関する。
従来のバス接続システムは、中央処理装置や周辺制御部
や主記憶部などの論理装置に内蔵するバス制御部から発
生するバス使用要求信号によりバスを使用する優先権が
、そのバスに接続されるバス制御部等の接続される位置
等、物理的な条件で決シ、優先順位を変更するためには
、実装変更が必要であった。
や主記憶部などの論理装置に内蔵するバス制御部から発
生するバス使用要求信号によりバスを使用する優先権が
、そのバスに接続されるバス制御部等の接続される位置
等、物理的な条件で決シ、優先順位を変更するためには
、実装変更が必要であった。
このため、優先順位の高い位置に接続されたバス制御部
等が頻繁にバスを使用すると優先順位の低い位置に接続
されたバス制御部等が、長時間バスの使用権を獲得出来
ない場合がおこシ、これによってオーバランエラー、ア
ンダランエラーが発ル 生し、リトライを伺度も行う必要があった。
等が頻繁にバスを使用すると優先順位の低い位置に接続
されたバス制御部等が、長時間バスの使用権を獲得出来
ない場合がおこシ、これによってオーバランエラー、ア
ンダランエラーが発ル 生し、リトライを伺度も行う必要があった。
そのために、システム全体のパフォーマンスの低下、リ
トライ回数がソフトウェアで定めた規定回数をオーバし
てしまうことによって装置障害としてみなされてし捷う
ため、システム障害が発生するという欠点があった。
トライ回数がソフトウェアで定めた規定回数をオーバし
てしまうことによって装置障害としてみなされてし捷う
ため、システム障害が発生するという欠点があった。
本発明の目的は、システム障害の発生を抑止できるバス
接続システムを提供することにおる。
接続システムを提供することにおる。
すなわち、本発明の目的は、バスに最優先使用権獲得用
制御信号線を持たせることによシ実装位置に関係なく、
バス制御部等がバスを最優先で使用することができるバ
ス接続システムを提供することにある。
制御信号線を持たせることによシ実装位置に関係なく、
バス制御部等がバスを最優先で使用することができるバ
ス接続システムを提供することにある。
本発明のバス接続システムは、バス使用要求信号を発生
するバス制御部をそれぞれに含む複数の論理装置に接続
されたバス制御信号線と、前記複数の論理装置のうちの
予め定めた１つの論理装置に接続されバス最優先使用要
求信号を転送するバス最優先制御信号線とを含んで構成
される。
するバス制御部をそれぞれに含む複数の論理装置に接続
されたバス制御信号線と、前記複数の論理装置のうちの
予め定めた１つの論理装置に接続されバス最優先使用要
求信号を転送するバス最優先制御信号線とを含んで構成
される。
すなわち、本発明のバス接続システムは、バス制御信号
線の他に、最優先にバスを使用することを可能にするバ
ス最優先制御信号線を持つように構成される。
線の他に、最優先にバスを使用することを可能にするバ
ス最優先制御信号線を持つように構成される。
すなわち、本発明のバス接続システムは、バスに最優先
使用権獲得用制御信号線を設けるように構成される。
使用権獲得用制御信号線を設けるように構成される。
次に、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図は本発明の一実施例を示すブロック図である。。
バスを制御するだめのバス制御部は、中央処理装置１２
周辺制御部２．２’、主記憶部３などの論理装置の内部
にそれぞれあムバス４を使用しようとするバス制御部は
、他のバス制御部等がバス４を使用していないときにバ
ス制御信号線５にバス使用要求信号を出してバス４を使
用することができる。
周辺制御部２．２’、主記憶部３などの論理装置の内部
にそれぞれあムバス４を使用しようとするバス制御部は
、他のバス制御部等がバス４を使用していないときにバ
ス制御信号線５にバス使用要求信号を出してバス４を使
用することができる。
このとき、同時に２つ以上のバス使用要求信号が出ると
、バス制御部等の実装位置等物理的条件であらかじめ決
められている優先順位に従って優先順位の高い方がバス
４の使用権を獲得することになる。
、バス制御部等の実装位置等物理的条件であらかじめ決
められている優先順位に従って優先順位の高い方がバス
４の使用権を獲得することになる。
さらに、予め定められた周辺制御部２／には、バス４の
使用権を最優先で３奮得するだめのバス最優先制御信号
線６が接続されておシ、バス最優先使用要求信号をバス
４に転送する。
使用権を最優先で３奮得するだめのバス最優先制御信号
線６が接続されておシ、バス最優先使用要求信号をバス
４に転送する。
ζ〜
バス最優先使用権を割当てられた周辺制御部２′はバス
制御部にバス最優先制御信号線６が接続され、適宜バス
の使用権を最優先で獲得できるため、物理的条件で決め
られたバス制御信号線５の優先順位に関係なく最優先で
バスを禮得することができ、効率的な転送を行なうとと
が可能になる。
制御部にバス最優先制御信号線６が接続され、適宜バス
の使用権を最優先で獲得できるため、物理的条件で決め
られたバス制御信号線５の優先順位に関係なく最優先で
バスを禮得することができ、効率的な転送を行なうとと
が可能になる。
たとえばシステム的に重要な周辺制御部にバス最優先制
御信号線６を割シ当てておきソフトウェアで規定された
許容リトライ回数のりトライを行なったとき、バス最優
先使用要求信号を発生するようにしておけば、バスの使
用権を楕得できないために発生するオーバランエラー、
アンダランエラーがなくなる。
御信号線６を割シ当てておきソフトウェアで規定された
許容リトライ回数のりトライを行なったとき、バス最優
先使用要求信号を発生するようにしておけば、バスの使
用権を楕得できないために発生するオーバランエラー、
アンダランエラーがなくなる。
それゆえ、これによって、装置障害で無いのに発生して
いたオーバランエラー、アンダ２ンエラーによるシステ
ム障害を無くすことができる。
いたオーバランエラー、アンダ２ンエラーによるシステ
ム障害を無くすことができる。
本発明のバス接続システムは、バス最優先制御信号線を
を追加することによシ、バス使用要求信号より優先する
バス最優先使用要求信号を転送すゐことができるため、
長時間にわたってノ（スの使用権を獲得できない場合を
なくすことができるので、システム障害の発生を抑止で
きるという効果がある。
を追加することによシ、バス使用要求信号より優先する
バス最優先使用要求信号を転送すゐことができるため、
長時間にわたってノ（スの使用権を獲得できない場合を
なくすことができるので、システム障害の発生を抑止で
きるという効果がある。
すかわち、本発明のバス接続システムは、）（スに最優
先に使用権を獲得するバス最優先制御信号線を持たせる
ことによシ、システムのオーツくランエラー、アンダラ
ンエラーを減少させゐことができるという効果がある。
先に使用権を獲得するバス最優先制御信号線を持たせる
ことによシ、システムのオーツくランエラー、アンダラ
ンエラーを減少させゐことができるという効果がある。
第１図は、本発明の一実施例を示すブロック図である。
１・・・・・・中央処理装置、２，２′・・・・・・周
辺制御部、３・・・・・・主記憶部、４・・・・・・バ
ス、５・・・・・・バス制御信号線、６・・・・・・バ
ス最優先制御信号線。
辺制御部、３・・・・・・主記憶部、４・・・・・・バ
ス、５・・・・・・バス制御信号線、６・・・・・・バ
ス最優先制御信号線。
Claims (1)
- バス使用要求信号を発生するバス制御部をそれぞれに含
む複数の論理装置に接続されたバス制御信号線と、前記
複数の論理装置のうちの予め定めた１つの論理装置に接
続されバス最優先使用要求信号を転送するバス最優先制
御信号線とを含むことを特徴とするバス接続システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12845582A JPS5920028A (ja) | 1982-07-23 | 1982-07-23 | バス接続システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12845582A JPS5920028A (ja) | 1982-07-23 | 1982-07-23 | バス接続システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5920028A true JPS5920028A (ja) | 1984-02-01 |
Family
ID=14985127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12845582A Pending JPS5920028A (ja) | 1982-07-23 | 1982-07-23 | バス接続システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920028A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0680589U (ja) * | 1986-01-08 | 1994-11-15 | ガーバー・サイエンティフィック・インコーポレーテッド | ナイフブレード |
-
1982
- 1982-07-23 JP JP12845582A patent/JPS5920028A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0680589U (ja) * | 1986-01-08 | 1994-11-15 | ガーバー・サイエンティフィック・インコーポレーテッド | ナイフブレード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5941964A (en) | Bridge buffer management by bridge interception of synchronization events | |
| US5497501A (en) | DMA controller using a predetermined number of transfers per request | |
| US7058744B2 (en) | Cluster system, computer and program | |
| US5623622A (en) | Memory access control system which prohibits a memory access request to allow a central control unit to perform software operations | |
| JPH07104826B2 (ja) | 転送制御装置 | |
| JPS5920028A (ja) | バス接続システム | |
| US7080176B2 (en) | Bus control device and information processing system | |
| JPH06250970A (ja) | メモリ制御装置 | |
| US10983927B2 (en) | Electronic device for recovering from buffer overrun in a bus system | |
| JPS6155704B2 (ja) | ||
| JPS58182737A (ja) | 情報処理装置 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPH0562384B2 (ja) | ||
| JPH0256662A (ja) | メモリ保護方式 | |
| JPS585824A (ja) | チヤネル間デ−タ転送方式 | |
| JP2635639B2 (ja) | データ処理装置 | |
| JPS6041782B2 (ja) | 割込要求方式 | |
| JPH0113575B2 (ja) | ||
| JPS6155769A (ja) | バス制御方式 | |
| JPS624746B2 (ja) | ||
| JPS5983262A (ja) | マルチコンピユ−タシステムにおけるコンピユ−タ停止装置 | |
| JPH0157376B2 (ja) | ||
| JPS58195916A (ja) | デ−タ転送装置 | |
| JPS61235970A (ja) | バス接続システム | |
| JPH0651910A (ja) | 二重化バス装置 |