JPS61235970A - バス接続システム - Google Patents
バス接続システムInfo
- Publication number
- JPS61235970A JPS61235970A JP7641685A JP7641685A JPS61235970A JP S61235970 A JPS61235970 A JP S61235970A JP 7641685 A JP7641685 A JP 7641685A JP 7641685 A JP7641685 A JP 7641685A JP S61235970 A JPS61235970 A JP S61235970A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal line
- highest priority
- control signal
- logical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、複数の論理装置各々がバスを時分割的に最優
先に使用可とし次バス接続システムに関するものである
。
先に使用可とし次バス接続システムに関するものである
。
２ 〔発明の背景〕
こｎまでバス接続システムにおけるシステム障害を抑止
するものとして、例えば特開昭５９−２００２８号公報
に示され几バス接続システムが知られている。このバス
接続システムにおいてはノくス制御信号線の他に、最優
先にバスを使用することを可能にするバス最優先制御信
号線が設けられたものとなっている。これＫよって、例
えばシステム的に重要な周辺制御部にバス最優先制御信
号線を接続しておき、ソフトウェアで規定された許容回
数リトライを行なった場合にバス最優先使用要求を発生
するようにすｆＬ［、バス使用権を獲得し得ないことに
よって発生するオーバランエラーやアンダーランエラー
をなくし得るものであるＯしかしながら、バス最優先制
御信号線は複数ある論理装置のうちの予め定めらｎた１
つのみに接続されるようになっていることから、オーバ
ランエラーやアンダーランエラーが複数の論理装置に発
生する虞ｆ′Ｌするバス接続システムにおいては、エラ
ーの発生をなくし得ないものとなっているＯ 〔発明の目的〕 本発明の目的は、オーバランエラーやアンダーランエラ
ーによるシステム障害を減少させ得るノ（ス接続システ
ムを供するにある。
するものとして、例えば特開昭５９−２００２８号公報
に示され几バス接続システムが知られている。このバス
接続システムにおいてはノくス制御信号線の他に、最優
先にバスを使用することを可能にするバス最優先制御信
号線が設けられたものとなっている。これＫよって、例
えばシステム的に重要な周辺制御部にバス最優先制御信
号線を接続しておき、ソフトウェアで規定された許容回
数リトライを行なった場合にバス最優先使用要求を発生
するようにすｆＬ［、バス使用権を獲得し得ないことに
よって発生するオーバランエラーやアンダーランエラー
をなくし得るものであるＯしかしながら、バス最優先制
御信号線は複数ある論理装置のうちの予め定めらｎた１
つのみに接続されるようになっていることから、オーバ
ランエラーやアンダーランエラーが複数の論理装置に発
生する虞ｆ′Ｌするバス接続システムにおいては、エラ
ーの発生をなくし得ないものとなっているＯ 〔発明の目的〕 本発明の目的は、オーバランエラーやアンダーランエラ
ーによるシステム障害を減少させ得るノ（ス接続システ
ムを供するにある。
この目的のため本発明は、バス最優先制御信号線は複数
の論理装置に接続されるようにするが、その使用権を複
数の論理装置台々に時分割的に付与すべくバス最優先使
用権付与信号線を複数の論理装置台々に接続するように
なし次ものであるＯ〔発明°の実施例〕 以下、本発明を添付した図によシ説明する０図は本発明
によるバス接続システムを含む処理システムの一例での
システム構成を示したものである０こｆ’ＬＫよるとバ
スを制御する九めのノ（ス制御Ｗ５は中央処理装置１や
周辺制御部２、主記憶部３などの論理装置台々の内部に
存在するが、）（ス制御部各々は他のバス制御部がバス
４を使用していない場合にバス制御信号線５上にバス使
用要求信号を発することによってバス４ｆ：使用し得る
ものとなっている０もしも同時に２以上の）（ス使用要
求信号か発せられた場合には、）（ス制御部などの実装
位置等物理条件で予め定めらｎている優先順位に従って
優先順位の高い方がバス４の使用権を獲得することにな
るものである。
の論理装置に接続されるようにするが、その使用権を複
数の論理装置台々に時分割的に付与すべくバス最優先使
用権付与信号線を複数の論理装置台々に接続するように
なし次ものであるＯ〔発明°の実施例〕 以下、本発明を添付した図によシ説明する０図は本発明
によるバス接続システムを含む処理システムの一例での
システム構成を示したものである０こｆ’ＬＫよるとバ
スを制御する九めのノ（ス制御Ｗ５は中央処理装置１や
周辺制御部２、主記憶部３などの論理装置台々の内部に
存在するが、）（ス制御部各々は他のバス制御部がバス
４を使用していない場合にバス制御信号線５上にバス使
用要求信号を発することによってバス４ｆ：使用し得る
ものとなっている０もしも同時に２以上の）（ス使用要
求信号か発せられた場合には、）（ス制御部などの実装
位置等物理条件で予め定めらｎている優先順位に従って
優先順位の高い方がバス４の使用権を獲得することにな
るものである。
さて、論理装置台々にはバス４の使用権を最優先に獲得
する友めのバス最優先制御信号線６の他、そのバス最優
先制御信号線６の使用権を論理装置台々に時分割的に付
与制御する九めのバス最優先使用権付与信号線７が接続
さ一！′したものとなっている。こｎによシバス最優先
使用権付与信号線７からの信号によシ許可された何れか
１つの論理装置のみがバス最優先制御信号線６上にバス
最優先使用要求信号を転送し得るものである。この場合
バス最優先使用権付与信号線７上の情報はバス４に接続
さｎている論理装置の数に応じて順次サイクリックに更
新されるものとなっている０例えばその数がｎである場
合にはｎ進カウンタの出力をバス最優先使用権付与信号
として用い得るものである。し次がって、予め各論理装
置に相互に異なるカウンタ出力の値を割シ当てておく場
合は、各論理装置は割シ当てさｆ′した値と、バス最優
先使用権付与信号線７からの値とが一致した場合のみバ
ス最優先制御信号線６を使用する権利を有することにな
るものである。即ち、各論理装置はバス最優先使用権付
与信号線７上の情報をタイムスロットとしてバス最優先
制御信号線６を時分割的に使用可となるわけである。な
お、重要度の高い論理装置にはその重要度に応じて２以
上のタイムスロットを与えるようにすればよシ好ましく
なることは明らかである。また、バス最優先使用権付与
信号を与えるカウンタなどは何れか１つの論理装置に実
装されていればよい。
する友めのバス最優先制御信号線６の他、そのバス最優
先制御信号線６の使用権を論理装置台々に時分割的に付
与制御する九めのバス最優先使用権付与信号線７が接続
さ一！′したものとなっている。こｎによシバス最優先
使用権付与信号線７からの信号によシ許可された何れか
１つの論理装置のみがバス最優先制御信号線６上にバス
最優先使用要求信号を転送し得るものである。この場合
バス最優先使用権付与信号線７上の情報はバス４に接続
さｎている論理装置の数に応じて順次サイクリックに更
新されるものとなっている０例えばその数がｎである場
合にはｎ進カウンタの出力をバス最優先使用権付与信号
として用い得るものである。し次がって、予め各論理装
置に相互に異なるカウンタ出力の値を割シ当てておく場
合は、各論理装置は割シ当てさｆ′した値と、バス最優
先使用権付与信号線７からの値とが一致した場合のみバ
ス最優先制御信号線６を使用する権利を有することにな
るものである。即ち、各論理装置はバス最優先使用権付
与信号線７上の情報をタイムスロットとしてバス最優先
制御信号線６を時分割的に使用可となるわけである。な
お、重要度の高い論理装置にはその重要度に応じて２以
上のタイムスロットを与えるようにすればよシ好ましく
なることは明らかである。また、バス最優先使用権付与
信号を与えるカウンタなどは何れか１つの論理装置に実
装されていればよい。
したがって、物理的条件で定めら−ｎｆＩ：、バス制御
信号線による優先順位とは独立に各論理装置に周期的に
バス使用権を最優先で獲得し得ることから、論理装置間
でのデータ等の転送が効率的に行なわれることになる。
信号線による優先順位とは独立に各論理装置に周期的に
バス使用権を最優先で獲得し得ることから、論理装置間
でのデータ等の転送が効率的に行なわれることになる。
例えばカウンタの循環周期をソフトウェアで規定さｎた
許容リトライ回数分りトライを行なうに要する時間以内
に設定しておき、ソフトウェアで規定さｎた許容リトラ
イ回数リトライを行なった場合にバス最優先使用要求信
号を発生するようにすｎば、各論理装置台々がバスの使
用権を獲得し得ないことによって発生するオーバランエ
ラーやアンダーランエラーによるシステム障害をなくし
得るものであるＯ 〔発明の効果〕 以上説明したように本発明による場合は、各論理装置は
周期的にバス使用権を最優先で獲得し得ることから、論
理装置に生じるオーツくランエラーやアンダーランエラ
ーを減少させ得るという効果がある０
許容リトライ回数分りトライを行なうに要する時間以内
に設定しておき、ソフトウェアで規定さｎた許容リトラ
イ回数リトライを行なった場合にバス最優先使用要求信
号を発生するようにすｎば、各論理装置台々がバスの使
用権を獲得し得ないことによって発生するオーバランエ
ラーやアンダーランエラーによるシステム障害をなくし
得るものであるＯ 〔発明の効果〕 以上説明したように本発明による場合は、各論理装置は
周期的にバス使用権を最優先で獲得し得ることから、論
理装置に生じるオーツくランエラーやアンダーランエラ
ーを減少させ得るという効果がある０
図ハ、本発明によるバス接続システムを含ｔｒ処理シス
テムの一例でのシステム構成を示す図である０ １〜３・・・論理装置、４・・・バス、５・・・ノくス
制御信号線、６・・・バス最優先制御信号線、７・・・
ノくス最優先使用権付与信号線。
テムの一例でのシステム構成を示す図である０ １〜３・・・論理装置、４・・・バス、５・・・ノくス
制御信号線、６・・・バス最優先制御信号線、７・・・
ノくス最優先使用権付与信号線。
Claims (1)
- バス使用要求信号を発生するバス制御部を各々内部に有
する複数の論理装置に接続されるバス制御信号線と、上
記複数の論理装置に接続され、論理装置からのバス最優
先使用要求信号を転送するためのバス最優先制御信号線
と、該バス最優先制御信号線の使用権を上記複数の論理
装置各々に時分割的に付与するためのバス最優先使用権
付与信号線とを少なくとも含む構成を特徴とするバス接
続システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7641685A JPS61235970A (ja) | 1985-04-12 | 1985-04-12 | バス接続システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7641685A JPS61235970A (ja) | 1985-04-12 | 1985-04-12 | バス接続システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61235970A true JPS61235970A (ja) | 1986-10-21 |
Family
ID=13604606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7641685A Pending JPS61235970A (ja) | 1985-04-12 | 1985-04-12 | バス接続システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61235970A (ja) |
-
1985
- 1985-04-12 JP JP7641685A patent/JPS61235970A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4969120A (en) | Data processing system for time shared access to a time slotted bus | |
| US6178475B1 (en) | Multimedia system employing timers to properly allocate bus access | |
| CA1221173A (en) | Microcomputer system with bus control means for peripheral processing devices | |
| KR920022118A (ko) | 멀티 프로세서 컴퓨터 시스템 내의 느리게 응답하는 슬레이브로 인해 낭비된 버스 대역폭을 감소시키는 방법 | |
| US4556939A (en) | Apparatus for providing conflict-free highway access | |
| JPS61235970A (ja) | バス接続システム | |
| JPS5839331B2 (ja) | 要求選択方式 | |
| JPS62145411A (ja) | システムリセツト制御方式 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPS6155704B2 (ja) | ||
| JPS57211628A (en) | Controller for shared input and output loop bus of multicomputer system | |
| JPS6280753A (ja) | バス制御方式 | |
| JPS62272345A (ja) | バス調停方式 | |
| JPS6095678A (ja) | マルチプロセツサシステム | |
| JPS62113256A (ja) | バス制御方式 | |
| JPH043239A (ja) | バス制御装置 | |
| JPS58217071A (ja) | 情報処理システム | |
| JP2576934B2 (ja) | メモリ−マップド割込み方式 | |
| JPH09244991A (ja) | 分散型バスアービタ装置およびバス調停方法 | |
| JPS61264463A (ja) | バス制御方式 | |
| KR960001267B1 (ko) | 타이콤(ticom) 시스템의 입출력 처리 장치 중재기 | |
| JPH04276845A (ja) | バス調停回路 | |
| JPS6095672A (ja) | バスの優先度制御方式 | |
| JPS6051965A (ja) | バス制御方式 | |
| JPS63184860A (ja) | マルチプロセツサシステムにおける割込要求制御方式 |