JPS59196473A - 車輪加減速度演算方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、車輪速センサから出力されるセンサパルスの
周期変化から車輪加減速度を演算するようにした車輪加
減速度演算方法に関する。

従来、車輪速センサから出力されるセンサパルスを直接
的に用いて車輪加減速度を検出する方式としては特開昭
５６‐１００３６３号に示されるものがある。この検出
方式は、連続する３つのセンサパルスのパルス入力時刻
Ａ、Ｂ、Ｃを検出したときに周期差ΔＴ＝（Ｃ−Ｂ）−
（Ｂ−Ａ）を求め、周期差ΔＴが車輪速センサの機械的
な誤差で定まる一定値Ｓ（以下「有意差」という）を上
回っていれば、 として車輪加減速度αｗを算出し、一方、周期差ΔＴが
有意差Ｓより小さければ、ΔＴ＞Ｓが得られるまでセン
サパルスを間引きするための分周比１／Ｎの分母Ｎの値
をＮ＝１、２、４、８と順次増加させ、パルス周期の変
化がわずかでもαｗの演算に使用する周期をパルスの間
引き数の増加で拡大するようにしている。

しかし、パルス間引き方式のみでは、例えばΔＴ＞Ｓと
なる周期差ΔＴが得られるまでにＮをＮ＝１からＮ＝８
まで増加した場合、少なくとも１６個のセンサパルスの
入力を必要とし、αｗの演算に時間がかかり過ぎる。

そこで、パルス間引きの途中で得られたセンサパルスに
ついてもαｗの演算を行なうようにし、パルス間引きの
途中で有意差Ｓを上回る周期差ΔＴを与える変化が生じ
たら直ちにαｗを算出できる方式の採用が望ましい。

しかしながら、パルス間引き方式によるαｗの演算に加
えてセンサパルスが入力する毎にαｗを演算するように
した場合には、例えばＮ＝１〜Ｎ＝８へのモード切換で
入力する１６個のセンサパルスの全てについて、センサ
パルスの入力毎に検出したパルス入力時刻を順次メモリ
に記憶することとなり、メモリに記憶したパルス入力時
刻のうちαｗの演算に必要なのは、連続する３つのセン
サパルスの入力時刻のみであり、αｗの演算に使用し終
った入力時刻もそのままメモリに残すと、メモリの容量
が増えると共にメモリの利用効率も低く、またメモリ容
量の増加でメモリ書込み／書出し用のアドレスコードの
ビット数も増え、αｗの演算時間が余分にかかるという
問題点を解決する必要があった。

本発明は、このような問題点を解決するためになされた
もので、車輪加減速度の演算に使用するパルス入力時刻
の記憶容量を少なくして演算処理速度を高めるようにし
た車輪加減速度検出装置を提供することを目的とする。

この目的を達成するため本発明は、センサパルス、ある
いは任意の演算対象パルスの入力時刻を記憶する記憶装
置として少くとも５つの記憶アドレスを備えた記憶装置
に、センサパルスの入力時刻を検出する毎に、記憶装置
に間引き前のセンサパルス及び間引き後のセンサパルス
の各々についても前回及び前々回のパルス入力時刻の書
込みを行なうようにしたものである。

以下、本発明の実施例を図面に基づいて説明する。

第１図は本発明の検出装置を用いるアンチスキッド制御
システムを示したブロック図である。まず、構成を説明
すると、１ａ、１ｂ及び１ｃは車輪速センサであり、Ｆ
Ｒ車を例にとると、車輪速センサ１ａ、１ｂは左右の前
輪に独立して設けられ、又、車輪速センサ１ｃは左右の
後輪の車輪速を検出するためプロペラシャフト等に設け
られる。尚、車輪速センサ１ａ〜１ｃのそれぞれは車輪
の回転数に比例した周波数の交流信号を出力する。

２ａ、２ｂ及び２ｃは波形整形回路であり、車輪速セン
サ１ａ〜１ｃよりの交流信号を矩形パルス信号に波形整
形し、センサパルスとして出力する。

３はアンチスキッド制御部であり、車輪速センサ１ａ〜
１ｃの各系統ごとにマイクロコンピュータ４ａ、４ｂ及
び４ｃを独立に設けている。マイクロコンピュータ４ａ
〜４ｃによる制御演算は、センサパルスのパルス入力時
刻に基づいて車輪速Ｖｗ及び車輪加減速度αｗを演算し
、例えば特公昭５５‐２８９００号に記載されたと同様
に演算した車輪速から目標車輪速Ｖｉを作り出してスリ
ップ率λを求める。続いてスリップ率λと車輪加減速度
αｗとの比較演算により予め定めた制動液圧の設定パタ
ーンから増圧モード、保持モード又は減圧モードを選択
し、選択したモードに対応する制御信号を出力する。

５はマイクロコンピュータ４ａ〜４ｃより出力される制
御信号に基づいてアクチュエータ８の電磁弁をオン中オ
フ制御するアクチュエータ駆動回路であり、アクチュエ
ータ駆動回路５の駆動信号によるアクチュエータ６の作
動で各車輪毎に設けたブレーキユニットに対する制動液
圧を増圧、保持又は減圧し、制動中の車輪ロックを防止
すると共に車輪速を最大ブレーキ効率が得られるスリッ
プ率付近に制御して制動停止距離を短くするようにして
いる。

第２図は第１図のアンチスキッド制御部３のマイクロコ
ンピュータ４ａ〜４ｃのプログラム制御で実現される本
発明による車輪加減速度の演算検出の処理を示した制御
ルーチンのフロー図であり、この制御ルーチンにおける
車輪加減速度を演算するためのメモリに対するパルス入
力時刻の記憶処理は、第３図のフローに詳細に示され、
又第２図の制御フローは第４図の割込みルーチンによる
センサパルスの入力時刻の検出処理に基づいて実行され
る。

まず、イグニッションスイッチをオンすると、アンチス
キッド制御システムが動作状態となり、第２図の制御ル
ーチンにおける判別ブロック１０に示すセンサパルスの
入力の有無を示す割込みフラグＦＬの監視を行なってい
る。この状態で車輪速センサよりセンサパルスが入力す
ると第４図の割込みルーチンが実行される。

第４図の割込みルーチンにおいては、間引きされたセン
サパルスが何番目のセンサパルスであるかを示す補助カ
ウンタＭ、センサパルスの間引き数を決める分周比１／
Ｎの分母Ｎを決めるカウンタＮ、更に、カウンタＮの補
助カウンタとして使用するカウンタＮＣが設けられてお
り、初期状態においてＭ＝−１、Ｎ＝ＮＣ＝１にセット
されている。

従って、最初のセンサパルスが入力すると、ブロック１
１で補助カウンタＮＣがＮＣ＝１−１＝０にセットされ
、判別ブロック１２でＮＣ＝０であることからブロック
１３に進んでパルス入力時刻の一時記憶を行ない、ブロ
ック１４で補助カウンタＮＣを再びＮＣ＝１にセットし
、ブロック１５で補助カウンタＭ＝−１＋１＝０とし、
ブロック１６で割込みフラグＦＬ＝１として第２図の制
御ルーチンに戻る。

一方、第２図の制御ルーチンにより後の説明で明らかに
するパルス間引き数の決定処理により、例えばＮ＝４を
決定した場合には、パルス間引き数を決定した後に最初
に入力するセンサパルスについて第４図の割込みルーチ
ンでは補助カウンタＮＣ＝４にセットされているため、
ブロック２１でＮＣ＝４−１＝３となり、ブロック１３
〜１６の処理を行なわずにそのまま第２図の制御ルーチ
ンに戻り、ＮＣ＝０となる４番目のセンサパルスが入力
した時に初めてブロック１３〜１６の処理を実行し、こ
のセンサパルスの入力時刻をブロック１３で検出するよ
うになる。即ち、補助カウンタＮＣをＮＣ＝４とするこ
とにより、３つの連統するセンサパルスを間引きし、４
つ目のセンサパルスの入力時刻を検出する処理を行なう
ようになる。

次に、第２図の制御ルーチンで行なうセンサパルスの間
引き数を決めるＮの決定処理を説明する。

第２図の制御ルーチンにおいてＭ＝０となる最初のセン
サパルスの入力時刻については、割込みルーチンで得ら
れた補助カウンタＭ＝０が判別ブロック２０で判別され
、ブロック２１ａに進んで割込みルーチンによる検出で
ラッチ回路等にラッチされたパルス入力時刻をメモリに
記憶する処理が行なわれる。

一方、Ｍ＝１となる２番目のセンサパルスについては、
同様にブロック２１ｂでメモリに対する記憶処理が行な
われ、続いてブロック２２に進んでＭ＝０となるセンサ
パルスの入力時刻との間のパルス周期Ｔｓを計算する。

続いて、判別ブロック２３でパルス周期Ｔｓが４ｍｓｅ
ｃ以上か否かを判別し、４ｍｓｅｃ以上であればブロッ
ク２４に進んでＮ＝１とし、センサパルスの間引き処理
を行なわずに次のセンサパルスの入力時刻を割込みルー
チンにより検出し、少なくとも連続する３つのセンサパ
ルスの入力時刻が得られた時に車輪加減速度の演算に入
る。

一方、判別ブロック２３でパルス周期Ｔｓが４ｍｓｅｃ
より小さい時には、ブロック２５に進んでＮ＝２Ｎ、Ｔ
ｓ＝２Ｔｓとし、再び判別ブロック２３で４ｍｓｅｃ以
上となるか否かを判別する。この判別ブロック２３及び
２５の処理においてブロック２５の処理を２回繰り返し
た時に４ｍｓｅｃ以上となるパルス周期Ｔｓが得られた
とすると、ブロック２４に進んでＮ＝４が決定され、ブ
ロック２６で補助カウンタＮＣ＝１にプリセットして次
のセンサパルスの入力を待つ。

第５図は、第２図の制御ルーチンによりＮ＝４がＭ＝０
，１となるセンサパルスの入力時刻によるパルス周期Ｔ
ｓから検出された時のパルス間引き処理によるパルス検
出時刻を示したタイムチャートであり、Ｎ＝４が決定さ
れることにより第４図に示した割込みルーチンによる処
理でＭ＝２以降のセンサパルスについては破線で示す３
つのセンサパルスを間引きしたＭ＝３〜１０となるセン
サパルスの入力時刻の検出が行なわれる。

ここで、Ｍ＝２〜１０のセンサパルスのパルス入力時刻
をＴ１〜Ｔ９とすると、第３図に示すブロック２１ｃ〜
２１ｋでのパルス入力時刻の記憶処理が実行され、間引
きされた連続する３つのセンサパルスの入力時刻が得ら
れるＭ＝４となる記憶処理以降について車輪加減速度の
演算が実行される。

この第３図に示すパルス入力時刻の記憶処理に用いられ
るメモリはアドレスＡ１〜Ａ５となる５つの記憶アドレ
スを有し、車輪加減速度の演算についてはアドレスＡ１
、Ａ２、Ａ３に記憶しているパルス入力時刻を読み出す
ことにより車輪加減速度αｗの計算を実行するようにな
る。

そこで、第３図に示すパルス入力時刻の記憶処理につい
てメモリの記憶状態をＭ＝２〜１０の夫々について示し
た第６図を参照して説明する。

まず、Ｍ＝２、３となるパルス入力時刻Ｔ１、Ｔ２につ
いては順次メモリのアドレスＡ１、Ａ２に記憶され、Ｍ
＝３までは車輪加減速度αｗの演算を行なわずにそのま
ま次のセンサパルスの入力を待つ。

次に、Ｍ＝４となるセンサパルスの入力時刻Ｔ３が検出
されたとすると、第３図のブロック２１ｅにおいて入力
時刻Ｔ３はメモリのアドレスＡ３に記憶され、第６図に
示すようにＭ＝４でメモリのアドレスＡ１〜Ａ３にパル
ス入力時刻Ｔ１〜Ｔ３が記憶される。このＭ＝４となる
ブロック２１ｅにおいては車輪加減速度αｗを計算する
ための係数ＮＳをＮＳ＝Ｎ＝４として設定しており、ブ
ロック２１ｅの記憶処理が終了するとブロック２７に進
んで周期差ΔＴを計算する。この周期差ΔＴの計算はメ
モリのアドレス番号Ａ１〜Ａ３で示すと ΔＴ＝（Ａ３−Ａ２）−（Ａ２−Ａ１）で行なわれ、続
いて判別ブロック２８で有意差Ｓとの比較が行なわれ、
有意差Ｓ以上であればブロック２９において車輪加減速
度αｗを次式により計算する。

尚、この車輪加減速度αｗの計算式もメモリのアドレス
番号で示している。

次に、Ｍ＝５となるセンサパルスの入力時刻が検出され
たとすると、第３図のブロック２１ｆの記憶処理が行な
われる。即ち、第６図から明らかなように、Ｍ＝４の記
憶状態にあるメモリについて、まずアドレスＡ１のパル
ス入力時刻Ｔ１を空きアドレスとなるアドレスＡ４に移
し、続いて空きアドレスとなったアドレスＡ１にアドレ
スＡ２のパルス入力時刻Ｔ２を移し、更に空きアドレス
となったアドレスＡ２にアドレスＡ３のパルス入力時刻
Ｔ３を移し、アドレスＡ３にＭ＝５で検出したパルス入
力時刻Ｔ４を書込む。このＭ＝５となるブロック２１ｆ
の記憶処理においてもＮＳ＝Ｎとなっておりブロック２
７で周期差ΔＴを計算した後に判別ブロック２８で有意
差Ｓとの比較を行ない有意差Ｓ以上の時にはブロック２
９に進んでアドレスＡ１〜Ａ３に記憶したパルス入力時
刻Ｔ２、Ｔ３、Ｔ４に基づいて車輪加減速度αｗを計算
する。

次に、Ｍ＝６となるパルス入力時刻Ｔ５の検出について
は、第３図のブロック２１ｇに示すメモリの記憶処理に
より第６図のＭ＝６に示す記憶が行なわれ、この時、ブ
ロック２１ｇではＮＳ＝２Ｎとなり第５図に示すモード
２となる３つのセンサパルスの入力時刻から車輪加減速
度αｗを計算する。

更に、Ｍ＝７となるパルス入カ時刻Ｔ６が検出された時
には、第３図のブロック２１ｈの記憶処理か行なわれ、
第６図のＭ＝７に示すようにメモリの記憶か行なわれる
。尚、ブロック２１ｈにおける記憶処理において、第６
図から明らかなようにＭ＝６の記憶状態に対し検出した
パルス入力時刻Ｔ６の書込みを行なうため、まずアドレ
スＡ１のパルス入力時刻Ｔ１を他のメモリに退避させ、
この状態でアドレスＡ４のパルス入力時刻Ｔ４を空きア
ドレスとなったアドレスＡ１に書込み、続いて他のメモ
リに退避させていたパルス入カ時刻Ｔ１を空きアドレス
となったアドレスＡ４に書込む処理を行なっている。

以下、同様にＭ＝８、９、１０の夫々についても第３図
のブロック２１ｉ、２１ｊ、２１ｋに示す記憶処理が実
行される。尚、Ｍ＝１０の記憶処理についてはＮＳ＝４
Ｎとし、第５図のモード３に示すセンサパルスの入力時
刻による車輪加減速度αｗの計算を行なうようになる。

一方、第３図に示す２１ｅ〜２１ｋのいずれかの記憶処
理で車輪加減速αｗの計算が行なわれた時には、第２図
の制御ルーチンにおけるブロック３０に示すように補助
カウンタＭ＝−１、Ｎ＝ＮＣ＝１にプリセットし、車輪
加減速度が検出されたならば割込みルーチンのカウンタ
を全て初期状態に戻して再び周期Ｔｓの検出に基ついて
Ｎを決定し、新に決定したＮの値に基づいた車輪加減速
度の計算処理に移行する。

以上の説明から明らかなように本発明によれば、間引き
処理による車輪加減速度の演算及び間引きの途中で行な
う車輪加減速度の演算のそれぞれに使用するパルス入力
時刻の記憶を５つの記憶アドレスをもった記憶装置に対
する書込制御即ち、間引き後のパルス入力時刻について
は演算後前回のパルス入力時刻のみを消去し、間引き前
のパルス入力時刻については、演算後前々回のパルス入
力時刻のみを消去するようにして実現することが出来、
記憶装置の記憶容量を大幅に低減出来、又書込み及び読
出しに必要なアドレスコードのビット数が少なくて済む
ことで書込み及び読出速度を早めることができるという
効果が得られる。また更に、車輪加減速度の演算に使用
する３つの記憶時刻を５つのアドレスの中に順番に記憶
させると記憶時刻の読出処理も行ない易いという効果が
得られる。

【図面の簡単な説明】

第１図は本発明の装置構成を示したブロック図、第２図
は本発明による車輪加減速度の演算を実行する制御ルー
チンのフロー図、第３図は本発明の記憶処理を示したフ
ロー図、第４図はセンサパルスの入力時刻を検出する割
込ルーチンのフロー図、第５図はセンサパルスの入力と
時刻検出を示したタイムチャート図、第６図は本発明に
よる記憶装置の記憶状態を示した説明図である。 １ａ、１ｂ、１ｃ・・・車輪速センサ ２ａ、２ｂ、２ｃ・・・波形整形回路 ３・・・アンチスキッド制御部 ４ａ、４ｂ、４ｃ・・・マイクロコンピュータ５・・・
アクチュエータ駆動回路 ６・・・アクチュエータ 特許出願人　　　日産自動車株式会社 代理人　　　　　弁理士　土橋皓

Claims (1)

【特許請求の範囲】
1. （１）車輪速センサから出力されるセンサパルス、ある
   いは任意の演算対象パルスが入力される毎に入力時刻を
   記憶し、且つ前回のパルス入力時刻と、更に前々回のパ
   ルス入力時刻とに基づいて、今回のパルス周期と前回の
   パルス周期とを比較し、周期差があればその時点で加減
   速度を演算し、周期差がなければ周期差が生ずるようセ
   ンサパルスを順次分周してゆく車輪加減速度演算装置に
   おいて、上記分周により間引き対象となるセンサパルス
   についても分周する以前の前回及び前々回のパルス入力
   時刻との関連に基づいて遂時周期差が生じれば車輪加減
   速度を演算するようにし、且つ、上記パルス入力時刻の
   記憶制御を少なくとも５つの記憶アドレスを備えた記憶
   手段にセンサパルスの入力時刻を検出する毎に、分周前
   のセンサパルス及び分周後のセンサパルスの各々につい
   ての前回及び前々回のパルス入力時刻を書込み、分周パ
   ルスの入力時刻については、前記周期差が生ぜず更に分
   周する際、前々回および今回のパルス入力時刻を残して
   前回のパルス入力時刻を消去し、分周前のパルス入力時
   刻については、周期差検出後または車輪加減速度演算後
   、前回および今回のパルス入力時刻を残して前々回のパ
   ルス入力時刻を消去するようにしたことを特徴とする車
   輪加減速度演算方法。