JPS59194440A - パタ−ン形成装置 - Google Patents

パタ−ン形成装置

Info

Publication number
JPS59194440A
JPS59194440A JP6855483A JP6855483A JPS59194440A JP S59194440 A JPS59194440 A JP S59194440A JP 6855483 A JP6855483 A JP 6855483A JP 6855483 A JP6855483 A JP 6855483A JP S59194440 A JPS59194440 A JP S59194440A
Authority
JP
Japan
Prior art keywords
wafer
pattern
reaction
mask
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6855483A
Other languages
English (en)
Inventor
Keiji Fujiwara
啓司 藤原
Shinichi Sato
真一 佐藤
Kenji Takayama
健司 高山
Masahiro Hatanaka
畑中 正宏
Hiromi Ito
博巳 伊藤
Kuniaki Miyake
邦明 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6855483A priority Critical patent/JPS59194440A/ja
Publication of JPS59194440A publication Critical patent/JPS59194440A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/047Coating on selected surface areas, e.g. using masks using irradiation by energy or particles

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体集積回路などの半導体装置を製造する
際にその配線などの工程において使用される微細パター
ンの形成装置に関し、特に光CVD(Chen+1ea
l Vapour Deposion )法とマスター
マスクあるいはレティクルパターンの転写技術を利用す
ることによシ、レジストを用いることなく、低温で微細
パターンを形成することのできるパターン形成装置に関
するものである。
〔従来技術〕
従来、半導体集積回路の配線などの微細パターンを形成
するには、光または電子ビームによる転写技術を使用し
てウニノ・にパターンを形成する方法が行なわれている
が、いずれもレジストを用い、成膜、写真製版およびエ
ツチングにかかる多くの工程が必要になるとともに、ウ
ェハがひずんだシ、異物が混入したシするなどの問題が
あった。
〔発明の概要〕
本発明は、以上の点に鑑みなされたもので、光CVD法
とマスターマスクあるいはレティクルパターンの転写技
術を利用してレジストを用いることなく、直接、低温で
微細パターンを形成することによシ、工程数を減少させ
、かつ上記従来の欠点を解消することのできるパターン
形成装置を提供することを目的としている。
このような目的を達成するために、本発明のパターン形
成装置は、反応ガスが導入される反応室番含む光CVD
装置と、前記反応室の反応ガス雰囲気中に置かれたウェ
ハ上に、マスクに形成されたパターンを光源からの光に
ょシ転写する転写装置とを備え)前記マスクを通過した
光を前記ウェハに照射せしめることKよシ、該光照射に
よる反応ガスの光化学反応を利用してマスクのパターン
をウェハ面上に形成するようにしたものである。以下、
本発明の実施例を図面を参照して説明する。
〔発明の実施例〕
図面は本発明にかがるパターン形成装置の一実施例を示
すもので、転写方式として一括転写、縮小転写を用いた
場合の基本構成を示す。図において、(1)は水銀ラン
プなどからなる光源、(2)は光源(1)よシ放射され
る光を後述のマスクに応じて整形する第1の転写用光学
系、(3)は転写すべきパターン(像)が形成されたマ
スターマスクまたはレティクルよシなるマスク、(4)
はこのマスク(3)を通した光を整形する第2の転写用
光学系であシ、これら転写用光学系(2)、 、 (4
)とマスク(3)にょシ、該マスク(3)のパターンを
後述するウェハに転写させるための転写装置を構成して
いる。
また、(5)は反応ガスが導入される反応室(チェンバ
ーともいう)(6)を備えた光CVD装置であシ、この
反応室(6)の上方にはマスク(3)よシ第2の転写用
光学系(4)を通してくる光を入射させる入射窓(力が
設けられ、その下方中央にはウェハ(2o)を水平に支
持するためのウェハ支持台(8)が配置される。また、
反応室(6)内には、図示しない反応ガス供給源よシ反
応ガスがガス導入口(9)を通して導入されるとともに
、・不活性ガス供給源よりアルゴンガスなどの不活性ガ
スがガス導入口α0)を通して、入射窓(7)への生成
物による曇シを防ぐためKその面に沿って導入されるも
のとなっている。そして、反応室(6)の各ガス導入口
(9)、α0)の反対側にはそれぞれ排気ロQυ、任4
が設けられていて、これら排気口Q】)。
(12+を通して反応室(6)内の圧力を低圧にするも
のとなっている。
なお、転写方式としてグロキシミティ一方式を用いる場
合、第2の転写用光学系(4)は不要となシ、マスク(
3)を上記反応室(6)内に入れることもできる。
次に上記実施例の動作を説明する。ここで、光源(1)
よシ放射される光は、第1の転写用光学系(2)。
マスク(3)および第2の転写用光学系(4)を通して
反応室(6)内のウェハ支持台(8)上に置かれたウェ
ハI201に照射され、その光によって前記マスク(3
)のパターンがウェハ翰の面上に転写されるものとする
しかして、反応室(6)内にガス導入口(9)よシ反応
ガスを導入してウェハ翰面上に反応ガスを満たし、排気
口u 、 (121よシ排気しながら、反応室(6)内
のガス圧力を所定の圧力に保つ。その後、前述の光源(
1)よシの光を照射すると、ウェハ翰の面上でマスク(
3)を通してきた光の照射部分の反応ガスのみが光化学
反応を起こし、そのウェハ翰面上にはマスク(3)のパ
ターンに応じた膜が堆積されパターニングされることに
なる。したがって、反応ガスとして堆積すべき膜に応じ
た反応性ガスを使用すれば、ウェハ@)面上に任意の堆
積膜のパターンを形成できる。
たとえば、光源(1)として水銀ランプを用いた場合、
反応ガスとしてSiH4を用いれば、アモルファスシリ
コン膜、またS iH4と02を用いれば酸化膜、さら
にSiH4とNH3を用いれば窒化膜のパターンをそれ
ぞれ形成することができる。
このように、本発明装置によると、微細パターンを形成
するのに、従来のようにレジストの成膜。
写真製版およびエツチングなどの工程が不要になシ、工
程数をきわめて減少させることがてきるとともに、ウェ
ハのひずみや異物の混入などもなくなシ、工程の簡略化
、パターンの高信頼度化ならびに製造コストの低廉化が
はかれる利点を奏する。
〔発明の効果〕
以上説明したように、本発明のパターン形成装置によれ
ば、マスターマスクまたはレティクルのパターンをレジ
ストを用いることなく、光照射による反応ガスの光化学
反応を利用して、直接、低温でウェハ面上にパターニン
グすることができるので、工程数の簡略化がはかれ、し
かもパターンの高信頼度化ならびに製造コストの低廉化
がはかれるなどの効果がある。
【図面の簡単な説明】
図面は本発明の一実施例によるパターン形成装置の基本
構成図である。 (1)・・・・光源、(2)・・・・第1の転写用光学
系、(3)・・・・マスク、(4)・・・・第2の転写
用光学系、(5)・・・・光CVD装置、(6)・・・
・反応室、(7)・・・・入射窓、(8)・・・・ウェ
ハ支持台、(9) 、 QO)・・・・ガス導入口、a
v 、 aつ・・・・排気口、翰・・・・ウェハ。 代理人大岩増雄 伊丹市瑞穂町1丁目79番地羽衣 荘 手続補正書(自発) 1′、事件の表示   特願昭 58−68554号2
、発明の名称 パターン形成装置 訊補正をする者 6、補正の内容 +11  明細書第6頁第6行の「従来のようにレジス
トの成膜」を「従来のような成膜」と補正する。 以  上

Claims (1)

    【特許請求の範囲】
  1. 反応ガスが導入される反応室を含む光CVD装置と、前
    記反応室の反応ガス雰囲気中に置かれたウェハ上に1マ
    スクに形成されたパターンを光源からの光によシ転写す
    る転写装置とを備え、前記マスクを通した光を前記ウェ
    ハ上に照射せしめることによシ、該光照射による反応ガ
    スの光化学反応を利用して前記マスクのパターンをウェ
    ハ面上に形成するようにしたことを特徴とするパターン
    形成装置。
JP6855483A 1983-04-18 1983-04-18 パタ−ン形成装置 Pending JPS59194440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6855483A JPS59194440A (ja) 1983-04-18 1983-04-18 パタ−ン形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6855483A JPS59194440A (ja) 1983-04-18 1983-04-18 パタ−ン形成装置

Publications (1)

Publication Number Publication Date
JPS59194440A true JPS59194440A (ja) 1984-11-05

Family

ID=13377091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6855483A Pending JPS59194440A (ja) 1983-04-18 1983-04-18 パタ−ン形成装置

Country Status (1)

Country Link
JP (1) JPS59194440A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61187237A (ja) * 1985-02-14 1986-08-20 Toshiba Corp パタ−ン形成方法
JPS6379323A (ja) * 1986-09-24 1988-04-09 Hitachi Ltd 処理装置
EP0477890A2 (en) * 1990-09-26 1992-04-01 Canon Kabushiki Kaisha Processing method and apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5023570A (ja) * 1973-06-29 1975-03-13
JPS57136931A (en) * 1981-02-17 1982-08-24 Seiko Epson Corp Photochemical reaction device
JPS5967623A (ja) * 1982-10-09 1984-04-17 Mitsubishi Electric Corp 半導体装置の加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5023570A (ja) * 1973-06-29 1975-03-13
JPS57136931A (en) * 1981-02-17 1982-08-24 Seiko Epson Corp Photochemical reaction device
JPS5967623A (ja) * 1982-10-09 1984-04-17 Mitsubishi Electric Corp 半導体装置の加工方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61187237A (ja) * 1985-02-14 1986-08-20 Toshiba Corp パタ−ン形成方法
JPS6379323A (ja) * 1986-09-24 1988-04-09 Hitachi Ltd 処理装置
EP0477890A2 (en) * 1990-09-26 1992-04-01 Canon Kabushiki Kaisha Processing method and apparatus
EP0477890A3 (en) * 1990-09-26 1996-12-18 Canon Kk Processing method and apparatus
EP0908781A2 (en) * 1990-09-26 1999-04-14 Canon Kabushiki Kaisha Photolithographic processing method and apparatus
EP0908781A3 (en) * 1990-09-26 1999-04-21 Canon Kabushiki Kaisha Photolithographic processing method and apparatus
US5962194A (en) * 1990-09-26 1999-10-05 Canon Kabushiki Kaisha Processing method and apparatus
US6025115A (en) * 1990-09-26 2000-02-15 Canon Kabushiki Kaisha Processing method for etching a substrate

Similar Documents

Publication Publication Date Title
US5628828A (en) Processing method and equipment for processing a semiconductor device having holder/carrier with flattened surface
US6451512B1 (en) UV-enhanced silylation process to increase etch resistance of ultra thin resists
US5871587A (en) Processing system for semiconductor device manufacture of otherwise
EP0581280A2 (en) Pattern forming method
US6467976B2 (en) Coating and developing system
EP0686999A2 (en) Pattern formation in the fabrication of microelectronic devices
JP3205468B2 (ja) ウエハチャックを備えた処理装置および露光装置
JPS59194440A (ja) パタ−ン形成装置
KR19990039593A (ko) 포토레지스트 플로우 공정에 사용되는 배기장치
JPH09129535A (ja) 加熱処理装置
JPS61228633A (ja) 薄膜形成方法
KR0145643B1 (ko) 전자빔으로 직접 묘화하는 방법 및 장치
JP2519049B2 (ja) アッシング装置
JP3416326B2 (ja) 処理システム及びこれを用いたデバイス生産方法
JP3113040B2 (ja) 半導体装置の製造方法
KR100596606B1 (ko) 미세 패턴의 형성 방법, 반도체 장치 및 반도체 장치의제조 방법
JPS5892216A (ja) 半導体装置の製造方法
JP3623369B2 (ja) 半導体製造装置
JP2784452B2 (ja) 基板の加熱装置及びレジスト処理装置及びレジスト処理方法
JP3151732B2 (ja) 位相シフトフォトマスクの欠陥修正法
JPS62147730A (ja) X線露光用マスクおよびその製造方法
KR100250742B1 (ko) 반도체 소자의 미세선 형성방법
JP3900759B2 (ja) スパッタリング成膜用の基板ホルダー及びそれを用いたフォトマスクブランクスの製造方法
JPH05136027A (ja) 転写マスク及びそれを用いた半導体装置の製造方法
JPS63181321A (ja) ベ−ク装置