JP3623369B2 - 半導体製造装置 - Google Patents

半導体製造装置 Download PDF

Info

Publication number
JP3623369B2
JP3623369B2 JP21695298A JP21695298A JP3623369B2 JP 3623369 B2 JP3623369 B2 JP 3623369B2 JP 21695298 A JP21695298 A JP 21695298A JP 21695298 A JP21695298 A JP 21695298A JP 3623369 B2 JP3623369 B2 JP 3623369B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
heat treatment
exhaust
wafer
treatment unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21695298A
Other languages
English (en)
Other versions
JP2000049084A (ja
Inventor
光弘 青野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21695298A priority Critical patent/JP3623369B2/ja
Publication of JP2000049084A publication Critical patent/JP2000049084A/ja
Application granted granted Critical
Publication of JP3623369B2 publication Critical patent/JP3623369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Resistance Heating (AREA)
  • Resistance Heating (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体製造装置、具体的には、リソグラフィー工程における熱処理装置の改良に関する。
【0002】
【従来の技術】
近年、LSIデバイスのパターンサイズは0.3μm〜0.25μmと微細化が進んでいる。また、生産性の向上からLSIデバイス基板であるSiウェハーサイズも8インチから12インチと移行している。
【0003】
上記Siウェハーに微細パターンを形成する手段として、LSIデバイス製造工程におけるリソグラフィー工程にて微細パターンが形成される。
【0004】
従来技術におけるリソグラフィー工程は、液状のレジストをウェハー上に滴下した後、ウェハーを高速に回転させて均一なレジスト膜を形成する。以下、この工程をレジスト塗布工程と称し説明を継続する。ウェハー上にレジスト塗布工程により形成されたレジスト膜は、露光工程、現像工程を経て微細なレジストパターンが形成される。これらリソグラフィー工程には、上述したレジスト塗布工程、露光、現像工程の他、レジスト塗布工程後に行うレジストを溶媒している有機溶剤の除去や露光、現像工程間にレジスト膜中の光分解した感光剤を拡散させ、その濃度分布を均一する役目(以下、PEB工程と称する)として熱処理が行われる。この熱処理が行われる熱処理ユニットは、温度コントロール機能を持ったプレート状の熱板にウェハーを接触または非接触により処理を行い、外部環境との遮断のため密閉型の構造が採用されている。
【0005】
【発明が解決しようとする課題】
従来技術の密閉型の熱処理ユニットは、レジスト塗布工程や上記PEB工程、現像工程後のレジスト膜中から放出されるガス、水蒸気を外部へ放出する排気ユニットが取り付けられているが、ウェハーサイズが8インチから12インチと増し、熱処理ユニットの大きさもこのウェハーサイズに比例して大きくなり、排気量も増大してきた。排気量の増加や熱処理ユニットの拡大から従来の熱処理ユニットでは、ウェハー面上にて不均一な排気がなされ、この不均一な排気が熱処理ユニット内の温度分布及びレジスト溶媒の有機溶剤の揮発量、放出ガス量のウェハー面内での不均一を生じ、レジスト膜厚のバラツキが発生する。
【0006】
特に、PEB工程では、光分解した感光剤を拡散させた濃度分布に不均一が生じ、結果的にリソグラフィー工程により形成されたレジストパターン寸法のバラツキが生じてデバイスの不良を発生させていた。この問題は半導体ウェハーが8インチ、12インチと径が大きくなるにつれ顕著になる。
【0007】
本発明は上記事情に鑑みてなされたものであり、熱処理ユニット内のウェハー上に排気を制御する整流板を取り付けることによって半導体ウェハー面上の不均一な排気状態を防ぎ、このことにより、熱処理ユニット内の温度分布、及びレジスト溶媒の有機溶剤の揮発量、放出ガス量、PEB工程においては光分解した感光剤を拡散させた濃度分布を均一に制御でき、Siウェハー上のレジスト膜厚のバラツキ改善、PEB工程における寸法精度の向上、半導体デバイスの歩留まりの向上をはかった半導体製造装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明の半導体製造装置は、プレート状の熱板に半導体ウェハーを接触または非接触により載置し、外部環境との遮断のため密閉構造を採る熱処理ユニット内の上記半導体ウェハー上に、排気を制御する整流板を所定の間隙を持って配置し、上記整流板は、上記半導体ウェハーの径、上記熱処理ユニットの排気量、排気ユニットの取り付け位置に応じた所定の径の穴を1以上形成した複数枚の整流板を重ねて構成され、上記半導体ウェハーとの間隙を制御する取り付け位置の可変機構を持つことを特徴とする。また、これら複数枚の整流板は、スライド可能で、ロックする機構を備えたものである。
【0009】
このことにより、熱処理ユニット内の温度分布、及びレジスト溶媒の有機溶剤の揮発量、放出ガス量、PEB工程においては光分解した感光剤を拡散させた濃度分布を均一に制御でき、Siウェハー上のレジスト膜厚のバラツキ改善、PEB工程における寸法精度の向上、半導体デバイスの歩留まりの向上がはかれる。
【0010】
【発明の実施の形態】
図1は本発明の実施形態を示す図である。参考のため、図2に従来例を示す。
【0011】
両図において、1は密閉カバー、2は熱板3の上に所定の間隔を持って載置される半導体ウェハーである。4は排気口である。5は排気を制御する整流板であり、本発明により付加される。整流板5は、ウェハー2上の不均一な排気状態を防ぎ、熱処理ユニット内の温度分布及びレジスト溶媒の有機溶剤の揮発量、放出ガス量、PEB工程では、光分解した感光剤を拡散させた濃度分布を均一に制御する。
【0012】
整流板5は、熱板3もしくは半導体ウェハー2上に取り付け、このときの半導体ウェハー2との隙間は少なくとも1mm以上必要とする。また、整流板5は、取り付け位置に関して可変機構を有し、半導体ウェハーとの隙間を調節している。取り付け位置の可変機構としては、カメラの三脚のように両端にネジを切った柱によって支え、これをステップモータで制御する構造が考えられる。
【0013】
また整流板5は、1以上の穴を持ち、その穴の径は、半導体ウェハー2の径、熱処理ユニットの排気量、排気ユニットの取り付け位置により可変とする。この可変機構としては、例えば、穴付きの整流板5を複数枚重ね、マニュアルでスライドさせ、適当なところでロックする機構が考えられる。
【0014】
以上説明のように本発明は、熱処理ユニット内に載置された半導体ウェハー2上に、排気を制御する整流板5を所定の間隙を持って配置し、上記整流板5は、半導体ウェハー2の径によって決まる少なくとも1以上の穴と、上記半導体ウェハー2との間隙を制御する取り付け位置の可変機構を持つことを特徴とするものである。このとき、整流板5に設けられる1以上の穴の径は、上記半導体ウェハー2の径の他、熱処理ユニットの排気量、排気ユニットの取り付け位置の組み合わせにより決まる。
【0015】
【発明の効果】
以上説明のように本発明によれば、整流板を用いたことにより、Siウェハー上のレジスト膜厚バラツキの改善はもとより、PEB工程では光分解した感光剤を拡散させた濃度分布が均一となり、寸法精度が向上する。このことにより半導体デバイスの歩留まりも改善される。
【図面の簡単な説明】
【図1】本発明の実施形態を示す図、
【図2】従来の熱処理ユニットの内部構造を示す図、
【符号の説明】
1…密閉カバー、2…半導体ウェハー、3…熱板、4…排気穴、5…整流板、

Claims (2)

  1. プレート状の熱板に半導体ウェハーを接触または非接触により載置し、外部環境との遮断のため密閉構造を採る熱処理ユニット内の上記半導体ウェハー上に、排気を制御する整流板を所定の間隙を持って配置し、上記整流板は、上記半導体ウェハーの径、上記熱処理ユニットの排気量、排気ユニットの取り付け位置に応じた所定の径の穴を1以上形成した複数枚の整流板を重ねて構成され、上記半導体ウェハーとの間隙を制御する取り付け位置の可変機構を持つことを特徴とする半導体製造装置。
  2. 上記複数枚の整流板は、スライド可能で、ロックする機構を備えたものであることを特徴とする請求項1記載の半導体製造装置。
JP21695298A 1998-07-31 1998-07-31 半導体製造装置 Expired - Fee Related JP3623369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21695298A JP3623369B2 (ja) 1998-07-31 1998-07-31 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21695298A JP3623369B2 (ja) 1998-07-31 1998-07-31 半導体製造装置

Publications (2)

Publication Number Publication Date
JP2000049084A JP2000049084A (ja) 2000-02-18
JP3623369B2 true JP3623369B2 (ja) 2005-02-23

Family

ID=16696501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21695298A Expired - Fee Related JP3623369B2 (ja) 1998-07-31 1998-07-31 半導体製造装置

Country Status (1)

Country Link
JP (1) JP3623369B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103384A (ja) 2006-10-17 2008-05-01 Elpida Memory Inc レジストパターンの形成方法およびレジスト塗布現像装置

Also Published As

Publication number Publication date
JP2000049084A (ja) 2000-02-18

Similar Documents

Publication Publication Date Title
US6982102B2 (en) Coating unit and coating method
KR101006800B1 (ko) 기판의 처리막의 표면 거침을 개선하는 방법 및 기판 처리장치
JP3983831B2 (ja) 基板ベーキング装置及び基板ベーキング方法
US20020148566A1 (en) Substrate processing unit
US20180021804A1 (en) Coating treatment method, computer storage medium, and coating treatment apparatus
WO2005104194A1 (ja) 基板の処理方法及び基板の処理装置
JPH11274030A (ja) レジスト処理方法および装置ならびにレジスト塗布方法
JPH0542133B2 (ja)
JP2003318091A (ja) 熱処理装置及び熱処理方法
US5849582A (en) Baking of photoresist on wafers
JP3623369B2 (ja) 半導体製造装置
JPH0536597A (ja) 処理方法
JP3619876B2 (ja) 加熱処理装置
KR20050104917A (ko) 스피너설비의 베이크장치
JP4294893B2 (ja) 基板熱処理装置及びその整流機構並びに整流方法
JP2007214506A (ja) 基板の処理方法及びプログラム
JPH07142356A (ja) レジスト・パターン形成方法およびこれに用いるレジスト・パターン形成システム
JPH09129535A (ja) 加熱処理装置
JP3847473B2 (ja) 基板熱処理装置および基板熱処理方法
JP5430508B2 (ja) プロキシミティ露光装置、プロキシミティ露光装置の装置内温度制御方法、及び表示用パネル基板の製造方法
JPH0862849A (ja) フォトレジスト塗布方法及びその装置
JP2519049B2 (ja) アッシング装置
CN219202126U (zh) 光刻胶形成设备
JP3324902B2 (ja) 加熱処理装置及び加熱処理方法
JP3631131B2 (ja) シリル化処理装置及びシリル化処理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041014

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041124

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071203

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees