JPS59193093A - 湿式多層セラミツク基板 - Google Patents

湿式多層セラミツク基板

Info

Publication number
JPS59193093A
JPS59193093A JP58065567A JP6556783A JPS59193093A JP S59193093 A JPS59193093 A JP S59193093A JP 58065567 A JP58065567 A JP 58065567A JP 6556783 A JP6556783 A JP 6556783A JP S59193093 A JPS59193093 A JP S59193093A
Authority
JP
Japan
Prior art keywords
ceramic substrate
hole
multilayer ceramic
wet multilayer
lead wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58065567A
Other languages
English (en)
Inventor
元山 郁夫
品川 充久
松本 智三
茂 斉藤
浅羽 洋史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58065567A priority Critical patent/JPS59193093A/ja
Publication of JPS59193093A publication Critical patent/JPS59193093A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は湿式多層セラミン′り基板に関するものである
〔発明の背景〕
第1図、第2図はそれぞれ第1、第2の従来例の湿式多
層セラミック基本の断面図である。
第1図に示す第1の従来例において、1aはセラミック
基体、2a〜2dは絶縁層、68〜6gは導体層で、こ
れら絶縁層と導体層とは印刷積層法により図示のごとく
それぞれ交互に積層状に形成されている。4は絶縁層で
隔てられた導体層どうしを接続するピアホール、5a、
5bはセラミック基体1aで隔てられた導体層どうしを
接続するスルーホール、9はコイルやコンデンサ等の内
部部品に接続されたリード線、6は当該セラミソり基板
に穿設され、リード線9を通すためのリード挿入穴、1
oはチップ部品等の装着部品、11はリード線9または
装着部品1oを当該セラミック基板の導体層5e、、5
e2にディップ半田等により半田部けして固定した半田
部分、7は半田部分11どうじの接続を防止するための
オーバーコート、8は抵抗体である。
第2図に示す第2の従来例は、第1の従来例の絶縁層2
cの上にさらに厚さ200μm以上の絶縁層(1b)が
形成しである。このことを換言すれば、絶縁層2cの上
に、当該セラミック基板の構造上のバランスを良(し、
かつ該基板の反りを防止するために第2のセラミック基
体1bを貼り合わせて固着したものである。その他の構
成は第1の従来例とほぼ同様である。
このような構成の従来の湿式多層セラミック基板におい
ては、リード線9を固定するフィレット状の半田部分1
1の所定の機械的強度を得るために、該半田部分11は
所定の高さと面積、およびその下の導電層5e、は所定
の面積を必要とする。また、隣接した異電位の導ti3
elと3e2とがその上に形成されたそれぞれの半田部
分11によるブリッジによって接続されるのを防ぐため
に、隣接する導体層5e、と3e2との電極パターン間
隔を保つ必要がある。また、隣接した異電位の導電層3
e、と3e2とが高周波電極である場合、導電層3e、
と5e2との電極パターン間隔か狭いと両者がその間の
浮遊容量によって交流的につながってしまい回路損失が
生じるので、それを防ぐために導電層3e、と3e2と
の間隔はできる限り開けるべきである。さらに、当該セ
ラミック基板に開けられたリード挿入穴6とそれに隣接
するスルーホール5aとの間隔も所定の機械的強度を得
るために所定の距離が必要である。
このように、従来の湿式多層セラミック基板においては
、半田付けされる部分の導体層6e1゜3e2の電極パ
ターンは所定の面積と、パターン間隔が必要であり、か
つリード挿入穴6とスルーホール5aとは所定の間隔を
要するため、当該セラミック基板の面積は広くなりパタ
ーン設計の高密度化、高集積化の障害となっている。
〔発明の目的〕
本発明の目的は、このような従来技術の問題点を解決し
、高密度化、高集積化を達成し得る湿式多層セラミック
基板を提供することにある。
〔発明の概要〕
この目的を達成するために、本発明は、セラミック基体
上に導体層と絶縁層とが交互に形成され、リード線が通
る穴を有する湿式多層セラミック基板において、前記穴
の内壁面に電極を設けたことを特徴とする。
〔発明の実施例〕
本発明の一実施例を第6図に基づいて説明する。第6図
は本発明の一実施例の湿式多層セラミック基板の断面図
である。
第5図に示すように、本実施例の湿式多層セラミック基
板は、リード挿入穴6,6′の内壁面に電極12a、1
2bが設けられ、該電極12a 、 12bは導電層3
g、 、 3d、 、 5e、と接続形成しである。ま
た、リード挿入穴6.6′は半田部分11で満たされて
いる。なお、第2のセラミック基体1bのリード挿入穴
6′の径は第1のセラミック基体1aのリード挿入穴乙
の径よりも大きくなっている。
次に、このような構成の本実施例の湿式多層セラミック
基板の製造工程について述べる。まず、未焼成の第1の
セラミック基体1aに、スルーホール用穴を打ち抜き、
スルーホール5bを施こし当該セラミック基板の内部に
おし・て回路の接続、または内部形成コンデンサの電極
を構成する第1の導電層3aをセラミック基体1a上に
印刷形成した後、導体層間を絶縁し、内部形成コンデン
サの誘電体として作用する第1の絶縁層2aを印刷形成
する。同様に順次導体層6b〜6dおよび絶縁層2b 
、 2cをそれぞれ父互に積層して印刷形成する。次に
、導体層3 a −3dおよび絶縁層2a〜2Cを積層
したセラミック基体1aの面と反対の面上に、導体層3
f 、 5gおよび絶縁j@2dをそれぞれ交互に積層
して印刷形成した後、リード挿入穴6を打ち抜き、該リ
ード挿入穴6の内壁面に電極12aを形成し、該t、*
12aを導体層5g+および3d、とに接続する。次に
、予め前記リード挿入穴6と一致する位置に該穴の径の
1倍より大きく6倍以下の径のリード挿入穴6′を開け
、該リード挿入穴6′の内壁面に電極12bを形成し、
スルーホール用り(を打ち抜き開け、スルーホール5b
を施こし、かつ表面電極となる導電層6e、。
3e、 + 3e、を印刷形成した第2のセラミック基
体1bを第1のセラミック基体1a上の絶縁層2cの上
に貼り合わせ、固着された第1および第2のセラミック
基体1a 、 1bから成る当該セラミック基板を一括
焼成する。次に焼成した該セラミンク基板に抵抗体8を
印刷した後焼付けし、オーバーコート7を施こした湿式
多層セラミック基板のリード挿入穴6,6′にコイル等
の内部部品と接続されるリード線9を挿入した後、接着
剤等で仮止めした装着部品10と同一工程においてディ
ソゲ半田等により半田付けを行なう。これにより装着部
品10は半田部分11により導電層3e2に取付げられ
、一方リード線9を固定するための半田はリード挿入7
6.6’内へ自然に吸い上げられてリード線9と導電層
3d、に接続された電極12bおよび12aとの間を満
たし、両者の機械的および電気的接続を行なう。
このようにして↓遺された本実施例の湿式多層セラミッ
ク基板においては、第1.第2の従来例のスルーホール
5aの代わりにリード挿入穴6.6′の内壁面に電極1
2a 、 12bを設けたことにより、スルーホール5
aが小袋となり第1図、第2図におけるA部分の面積だ
け減少することになる。また、電極12a、12bがリ
ード挿入穴6,6′の内壁面全体に設けてあり、かつ半
田部分11が電極12a、12bとリード線9との間隙
をすべて満たしているので、リード線9の機械的および
電気的接続の信頼性を大幅に向上させることかできる。
また、第2のセラミック基体1bのリード挿入穴6′の
径を第1のセラミック基体1aのリード挿入穴乙の径よ
りも太き(したことから、リード線90半田付けの際の
半田の吸い上けを良(し、かつ半田部分11の体積が大
きいことからリード線9を固定する機械的強度をさらに
増大させることかできる。また、内部コンデンサを形成
する導体/i’1J3dlや表面の電極である導体層3
e。
と電極12a 、 12bとのバスが短くなること、お
よび異電位電極3e、 、 3e2が高周波電極の場合
、両電極の間隔に余裕をもたせることが可能なので両電
極間の浮遊容量の影響を防止し得ることにより、回路損
失を少な(し、高周波特性が良好になる。さらに、半田
部分11をリード挿入穴6゜6′に充填することにより
リード線9の固定強度が大きくなるので、半田部分11
0基板上の高さを低くすることができるので、リード線
9の長さを短くでき、製品の薄型化が図れる。
〔発明の効果〕
以上説明したように、本発明の湿式多層セラミック基板
によれば、リード挿入穴の内壁面に電極を設けたことに
より、当該セラミック基板の面積が縮小でき、高密度化
、高集積化を達成でき、ひいては同量の材料で多数の基
板を得ることが可能で原価低減を図ることができる。ま
た、当該基板内の導体層の引き回しが短くなること、お
よび異電位高周波電極どうしの間隔に余裕をもたせ得る
ことにより、回路損失を少なくし、高周波特性を改良す
ることができる。このように本発明の効果は顕著である
【図面の簡単な説明】
第1図、第2図はそれぞれ第1.第2の従来例の湿式多
層セラミック基板の断面図、第6図は本発明の一実施例
の湿式多層セラミック基板の断面図である。 1a・・・第1のセラミック基体、 1b・・・第2のセラミック基体(最上絶縁層)、23
〜2d・・・絶縁層、 5 a −5g・・・導体層、 4・・・ピアホール、5a 、 5b・スルーホール、
6・・・リード挿入穴(り0.7・・・オーバーコート
、8・・・抵抗体、      9・・・リード線、1
0・・・装着部品、    11・・・半田部分、12
a、12b −−・電極。 代理人弁理士 高 橋 明 夫

Claims (5)

    【特許請求の範囲】
  1. (1)  セラミンク基体上に導体層と絶縁層とが交互
    に形成され、リード線が通る穴を有する湿式多層セラミ
    ック基板において、前記穴の内壁面に電極を設けたこと
    を特徴とする湿式多層セラミック基板。
  2. (2)  前記穴を前記リード線固定用の半田で満たし
    たことを特徴とする特許請求の範囲第1項記載の湿式多
    層セラミック基板。
  3. (3)  前記セラミック基体上の最上絶縁層の厚さが
    200μm以上であることを特徴とする特許請求の範囲
    第1項または第2項記載の湿式多層セラミック基板。
  4. (4)  前記セラミック基体上の最上絶縁層の前記穴
    の径が前記セラミック基体の前記穴の径よりも大きいこ
    とを特徴とする特許請求の範囲第1項ないし第6項のい
    ずれかに記載の湿式多層セラミック基板。
  5. (5)  前記電極と前記導体層の少なくとも一層とを
    接続形成したことを特徴とする特許請求の範囲第1項な
    いし第4項のいずれかに記載の湿式多層セラミック基板
JP58065567A 1983-04-15 1983-04-15 湿式多層セラミツク基板 Pending JPS59193093A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58065567A JPS59193093A (ja) 1983-04-15 1983-04-15 湿式多層セラミツク基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58065567A JPS59193093A (ja) 1983-04-15 1983-04-15 湿式多層セラミツク基板

Publications (1)

Publication Number Publication Date
JPS59193093A true JPS59193093A (ja) 1984-11-01

Family

ID=13290713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58065567A Pending JPS59193093A (ja) 1983-04-15 1983-04-15 湿式多層セラミツク基板

Country Status (1)

Country Link
JP (1) JPS59193093A (ja)

Similar Documents

Publication Publication Date Title
JP4138211B2 (ja) 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
JPS6266506A (ja) 多層セラミツクコンデンサ−を含む高静電容量ブスバ−
US4568999A (en) Multilayer ceramic capacitor on printed circuit
JPH0737757A (ja) コンデンサアレイ
JP2587851Y2 (ja) 積層コンデンサ
JPS59193093A (ja) 湿式多層セラミツク基板
JP3126382B2 (ja) 回路の製造方法
JPH0754778B2 (ja) コンデンサ内蔵型セラミツク基板
JPH0274099A (ja) 電子部品内蔵多層樹脂基板
JPH0231797Y2 (ja)
JPH11345734A (ja) 積層セラミックコンデンサ
JPS5950596A (ja) チツプ状電子部品およびその製造方法
JP3909285B2 (ja) 配線基板
JPS6347248B2 (ja)
JP4623988B2 (ja) コンデンサ及びその実装構造
JPS63252414A (ja) 多層セラミツクコンデンサを含む高静電容量バスバー
JPH01226192A (ja) 混成集積回路装置
JPS60187088A (ja) チツプ状電子部品の実装体
JP3250166B2 (ja) 積層複合電子部品
JPS6149491A (ja) セラミツク多層配線基板
JPH0160959B2 (ja)
JPS63102398A (ja) セラミツク回路基板の製造方法
JPS58162022A (ja) 積層セラミツクコンデンサ
JPS59148395A (ja) セラミツク多層配線基板の製造法