JPS58162022A - 積層セラミツクコンデンサ - Google Patents
積層セラミツクコンデンサInfo
- Publication number
- JPS58162022A JPS58162022A JP57044148A JP4414882A JPS58162022A JP S58162022 A JPS58162022 A JP S58162022A JP 57044148 A JP57044148 A JP 57044148A JP 4414882 A JP4414882 A JP 4414882A JP S58162022 A JPS58162022 A JP S58162022A
- Authority
- JP
- Japan
- Prior art keywords
- center
- hole
- electrode
- laminated
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は積層セラミックコンデンサに関し、特に静電容
量値のばらつきを小さくする積層セラミックコンデンサ
構造に関する。
量値のばらつきを小さくする積層セラミックコンデンサ
構造に関する。
従来、この種の積層セラミックコンデンサはセラミック
生シートの一方の面に電極部を形成した同じ形状の誘電
体シートを水平に１８０°回転した状態で重ね合わせ所
望の枚数を積層する。次にその上下両面に誘電体シート
と同一面積を有する保護絶縁シートを重ね合わせて積層
体とした後、積層体の端部に銀ペーストなどの導電体を
被着して電極端子を形成し積層セラミックコンデンサと
している。このため、誘電体シートを重ね合わせるとき
のずれ、いわゆる積層ずれによりコンデンサの静電容量
有効面積が大きくばらつくという欠点があった。この有
効面積、すなわち靜電容景のばらつきは特に小容量品（
数ｐＦ〜数百ｐＦ）Ｋついては無視することができず、
所望の許容差（±２．５−あるいは±５％など）内に効
率よく生産することが難しい欠点がある。
生シートの一方の面に電極部を形成した同じ形状の誘電
体シートを水平に１８０°回転した状態で重ね合わせ所
望の枚数を積層する。次にその上下両面に誘電体シート
と同一面積を有する保護絶縁シートを重ね合わせて積層
体とした後、積層体の端部に銀ペーストなどの導電体を
被着して電極端子を形成し積層セラミックコンデンサと
している。このため、誘電体シートを重ね合わせるとき
のずれ、いわゆる積層ずれによりコンデンサの静電容量
有効面積が大きくばらつくという欠点があった。この有
効面積、すなわち靜電容景のばらつきは特に小容量品（
数ｐＦ〜数百ｐＦ）Ｋついては無視することができず、
所望の許容差（±２．５−あるいは±５％など）内に効
率よく生産することが難しい欠点がある。
第１図（ａｌ〜（ｅ）は従来積層セラミ、クコンデンサ
の組立１−を示す斜視図であり、同図（ａ）〜（ｅｌの
Ａ −Ａ′断面を第２図（ａ）〜（ｅ）に対応して示す
。１ｓ１図（（転）第２図（ａ）の如く誘電体シート１
の片面に電極２を形成した金属化誘電体シート３に第１
１伽）、第２図（ｂ）の如く同じ誘電体シート３を水平
面内において１８０”回転して重ね合わせる。順次所望
の設計静電容量より決めた枚数になるまで繰り返し、最
後に上下両面に誘電体シート３と同一面積な有する第１
図（Ｃ）、１ｐＪ２図（Ｃ）の如き保護絶縁シート５を
１ね合わせて第１図（ｄ）、第２図（ｄ）の如き積層体
６とした後、銀ペーストなどの導電体を積層体の端子部
端面７に被着して電極端子８を形成して第１図（ｅ）、
第２図（ｅ）の如き積層セラミ、クコンデンサ９を形成
している。
の組立１−を示す斜視図であり、同図（ａ）〜（ｅｌの
Ａ −Ａ′断面を第２図（ａ）〜（ｅ）に対応して示す
。１ｓ１図（（転）第２図（ａ）の如く誘電体シート１
の片面に電極２を形成した金属化誘電体シート３に第１
１伽）、第２図（ｂ）の如く同じ誘電体シート３を水平
面内において１８０”回転して重ね合わせる。順次所望
の設計静電容量より決めた枚数になるまで繰り返し、最
後に上下両面に誘電体シート３と同一面積な有する第１
図（Ｃ）、１ｐＪ２図（Ｃ）の如き保護絶縁シート５を
１ね合わせて第１図（ｄ）、第２図（ｄ）の如き積層体
６とした後、銀ペーストなどの導電体を積層体の端子部
端面７に被着して電極端子８を形成して第１図（ｅ）、
第２図（ｅ）の如き積層セラミ、クコンデンサ９を形成
している。
次にこのようにして形成される従来の積層セラミックコ
ンデンサ９の静電容量の有効面積が大きくばらつくとい
うことを館１図、第３図及び第４図を参照しながら説明
する。積層セラミックコンデンサ９の静電容量の有効面
積を第３図に示す概念図のように第１図（ｅ）のＡ−Ａ
’断面について考察すると、積層セラミ、クコンデンサ
の１枚当りの静電容量の有効面積Ｓが誘電体シート３を
重ね合わせるときのずれ、いわゆる積層ずれにより設計
有効面積Ｓ。よりＳ、のように狭くなったりＳｌ ｙＳ
、のように広くなったりして大きくばらつく。同様に第
４図に示す概念図のようにＢ−Ｂ’断面の方向にお（・
ても設計有効面積Ａ０に対し積層すれによりｈ＞Ａ＋＝
Ａｓ＞＾のように狭くなりばらつく。
ンデンサ９の静電容量の有効面積が大きくばらつくとい
うことを館１図、第３図及び第４図を参照しながら説明
する。積層セラミックコンデンサ９の静電容量の有効面
積を第３図に示す概念図のように第１図（ｅ）のＡ−Ａ
’断面について考察すると、積層セラミ、クコンデンサ
の１枚当りの静電容量の有効面積Ｓが誘電体シート３を
重ね合わせるときのずれ、いわゆる積層ずれにより設計
有効面積Ｓ。よりＳ、のように狭くなったりＳｌ ｙＳ
、のように広くなったりして大きくばらつく。同様に第
４図に示す概念図のようにＢ−Ｂ’断面の方向にお（・
ても設計有効面積Ａ０に対し積層すれによりｈ＞Ａ＋＝
Ａｓ＞＾のように狭くなりばらつく。
これらの積層ずれの大きさは誘電体シー°ト３を交互に
積み重ねるときの位置出し精度に依存し、その精度は通
常数１０〜１００μｍ程度である。
積み重ねるときの位置出し精度に依存し、その精度は通
常数１０〜１００μｍ程度である。
本発明の目的はこのような従来欠点である積層ずれによ
る静電容量のばらつきを小さくする積層 −セラミック
コンデンサを提供することにある。
る静電容量のばらつきを小さくする積層 −セラミック
コンデンサを提供することにある。
本発明によれば、中央に所定の大きさの孔部な有する矩
形の誘電体シートの相対する長辺から各々所定の寸法だ
け内側に配置した内部電極を有する誘電体シートと、こ
の誘電体シートの長短各辺から所定の寸法だけ内側に配
置した内部電極を有する誘電体シートとを交互に積層し
、上下両面に両端部と中央部に幾皿状の電極端子を有す
る端子電極付きの保護絶縁シートを重ね合わせた積層体
と、この８１Ｉｉ１１体上下の保護絶縁シートの中央部
電極端子と内部電極の孔部の中央および孔なし内部電極
とを員遇する導電体により中央部の電極端子と孔なし内
部電極が接続され、かつ積層体の端子部両端面が導電体
によって接続されたことを特徴とする積層セラミックコ
ンデンサが得られる。
形の誘電体シートの相対する長辺から各々所定の寸法だ
け内側に配置した内部電極を有する誘電体シートと、こ
の誘電体シートの長短各辺から所定の寸法だけ内側に配
置した内部電極を有する誘電体シートとを交互に積層し
、上下両面に両端部と中央部に幾皿状の電極端子を有す
る端子電極付きの保護絶縁シートを重ね合わせた積層体
と、この８１Ｉｉ１１体上下の保護絶縁シートの中央部
電極端子と内部電極の孔部の中央および孔なし内部電極
とを員遇する導電体により中央部の電極端子と孔なし内
部電極が接続され、かつ積層体の端子部両端面が導電体
によって接続されたことを特徴とする積層セラミックコ
ンデンサが得られる。
以下本発明の一実施例について図面を参照して説明する
。
。
第５図（ａｌ〜（ｆ）は本発明による積層セラミックコ
ンデンサを工程順に示す斜視図であり、同図（（転）〜
げ）のＡ−Ａ’断面を第６図（ａ）〜（ｆｌにそれぞれ
対応して示す。
ンデンサを工程順に示す斜視図であり、同図（（転）〜
げ）のＡ−Ａ’断面を第６図（ａ）〜（ｆｌにそれぞれ
対応して示す。
まず、第５図（ａ）、第６図（ａ）の如く中央に所定の
大きさの孔ｓ１０を有し、かつこの誘電体シート１の両
長辺から各々所定の寸法だけ内側に配置し矩形の内部ｔ
ｉｌｌを被着形成した誘電体シート１２を作製する。次
に誘電体シート１の長短両辺から所定の寸法だけ豹倶に
配置した矩形の内部電極１３を被着形成した誘電体シー
ト１４を作製する。次にこの誘電体シート１２と１４を
交互に積み重ね、第５図（Ｃ）、第６図（Ｃ１の如き積
層体１５を形成する。この場合、誘電体シート１２と１
４の内部電極のそれぞれの暢１およびｍｌは積層時の位
置出し精度、すなわち積層ずれに相当する寸法以上にど
ちらかを大きく形成しておく、次に第５図（ｄ）、第６
図（ｄ）の如く保護絶縁シート５０両端と中央部の３ケ
所に短冊形の電極端子１６ ａ、 １６ ｂ。
大きさの孔ｓ１０を有し、かつこの誘電体シート１の両
長辺から各々所定の寸法だけ内側に配置し矩形の内部ｔ
ｉｌｌを被着形成した誘電体シート１２を作製する。次
に誘電体シート１の長短両辺から所定の寸法だけ豹倶に
配置した矩形の内部電極１３を被着形成した誘電体シー
ト１４を作製する。次にこの誘電体シート１２と１４を
交互に積み重ね、第５図（Ｃ）、第６図（Ｃ１の如き積
層体１５を形成する。この場合、誘電体シート１２と１
４の内部電極のそれぞれの暢１およびｍｌは積層時の位
置出し精度、すなわち積層ずれに相当する寸法以上にど
ちらかを大きく形成しておく、次に第５図（ｄ）、第６
図（ｄ）の如く保護絶縁シート５０両端と中央部の３ケ
所に短冊形の電極端子１６ ａ、 １６ ｂ。
１７を被着形成した保護絶縁シート１８を積層体１５の
上下両面に重ね合わせて積層体１９を形成する。次に第
５図（ｅ）、第６図ｔｅ＋の如く積層体１９の上下の電
極端子１７の中央と誘電体シート１２の孔部の中央およ
び内部電極１３の中央とを、たとえば積層体１９に貫通
する孔をあけた後、孔内に釧ペーストなどの導電性材料
な塗布したセラミ、り棒２０をそう人するなどの手段で
孔内を貫通する導電物質より電極端子１７と内部電極１
３を接続し、積層体１９の端子部端面２１に導電性ペー
スト２２を塗布して孔部１０を有する内部電極１１と上
下の＋！諸絶縁シート１８の両端１６とを接続させて積
層セラミックコンデンサ２３を完成する。
上下両面に重ね合わせて積層体１９を形成する。次に第
５図（ｅ）、第６図ｔｅ＋の如く積層体１９の上下の電
極端子１７の中央と誘電体シート１２の孔部の中央およ
び内部電極１３の中央とを、たとえば積層体１９に貫通
する孔をあけた後、孔内に釧ペーストなどの導電性材料
な塗布したセラミ、り棒２０をそう人するなどの手段で
孔内を貫通する導電物質より電極端子１７と内部電極１
３を接続し、積層体１９の端子部端面２１に導電性ペー
スト２２を塗布して孔部１０を有する内部電極１１と上
下の＋！諸絶縁シート１８の両端１６とを接続させて積
層セラミックコンデンサ２３を完成する。
以上、本発明の積層セラミックコンデゾサは（１）ＷＪ
７図および第８図の概念図より明らかなように積層すれ
によって静電容量がばらつくことはない。
７図および第８図の概念図より明らかなように積層すれ
によって静電容量がばらつくことはない。
（１１） また、中央の電極端子と両端の共通電極端
子を有しているので常に同一方向に電圧を印加すること
ができる。
子を有しているので常に同一方向に電圧を印加すること
ができる。
（Ｉｌｌ 特に高誘電率系セラミックコンデンサの絶
縁抵抗測定のように電圧印加の方向の変更が問題となる
測定に有効である 等の効果がある。
縁抵抗測定のように電圧印加の方向の変更が問題となる
測定に有効である 等の効果がある。
第１図（ａ）〜（ｅ）、第２図（ａ）〜（ｅ）は従来例
の積層セラミックコンデンサの工程順の斜視図および第
１図ｔａ＋〜（ｅｌのＡ −Ａ’面の断面図。第３図、
第４図は従来構造の積層セラネックコンデンサの有効面
積が電極のずれによりばらつくことを説明する図。 第５図（！１）〜（ｆｌ、第６図（ａｌ〜げ）は本発明
による積層セラミ、クコンデンサの一実施例の工程順の
斜視図および第５図（ａ）〜げ）の各斜視図のＡ −Ａ
’面の断面図。第７図、第８図は本発明による積層セラ
ミ、クコンデンサの有効面積が不変であることの説明図
。 図中の符号、１・・・・・・誘電体シート、２・・・・
・・を極。 １０・・・・・・孔部、３，１２，１４・・・・・・全
滅化誘電シート、４．６．１５．１９・・・・・・積層
体、５，１８・・・保護絶縁シート、１１．１３・・・
・・・内部電極、２０・・・・・・セラミック棒、７，
２１・・・・・・端子部端面、８゜１６．１７．２２・
・・・・・電極端子、９．２３・・・・・・積層プロ、
クコンデンサ。 Ｃｄノ （Ｃ） 第■ 第７図 第４０ 第１５ 図Ａ０ンＡｔり
／１．３＞Ａｔ
Ａａ′＝Ａθ′＝ Ａｔ’ ＝Ａｚ’第δ 目 第 ６ 目
の積層セラミックコンデンサの工程順の斜視図および第
１図ｔａ＋〜（ｅｌのＡ −Ａ’面の断面図。第３図、
第４図は従来構造の積層セラネックコンデンサの有効面
積が電極のずれによりばらつくことを説明する図。 第５図（！１）〜（ｆｌ、第６図（ａｌ〜げ）は本発明
による積層セラミ、クコンデンサの一実施例の工程順の
斜視図および第５図（ａ）〜げ）の各斜視図のＡ −Ａ
’面の断面図。第７図、第８図は本発明による積層セラ
ミ、クコンデンサの有効面積が不変であることの説明図
。 図中の符号、１・・・・・・誘電体シート、２・・・・
・・を極。 １０・・・・・・孔部、３，１２，１４・・・・・・全
滅化誘電シート、４．６．１５．１９・・・・・・積層
体、５，１８・・・保護絶縁シート、１１．１３・・・
・・・内部電極、２０・・・・・・セラミック棒、７，
２１・・・・・・端子部端面、８゜１６．１７．２２・
・・・・・電極端子、９．２３・・・・・・積層プロ、
クコンデンサ。 Ｃｄノ （Ｃ） 第■ 第７図 第４０ 第１５ 図Ａ０ンＡｔり
／１．３＞Ａｔ
Ａａ′＝Ａθ′＝ Ａｔ’ ＝Ａｚ’第δ 目 第 ６ 目
Claims (1)
- 【特許請求の範囲】 中央に所定の大きさの孔部な有する矩形の誘電体シート
の相対する長辺から各々所定の寸法だけ内側に配置した
内部電極を有する誘電体シートと前記誘電体シートの長
短各辺から所定の寸法だけ内部に配置した内部電極を有
する誘電体シートとを交互に積層し、上下両面に両端部
と中央ｓＫ短冊状の電極端子を有する端子電極付きの保
護絶縁シートを重ね合わせた積層体と、前記積層体上下
の保護絶縁シートの中央部電極端子と前記内部電極の孔
部の中央および前記孔なし内部電極とを買通する導電体
により前記中央部の電極端子と前記孔なし内部電極が接
続され、かつ前記積層体の端子部両端面が導電体によっ
【接続されたことを特徴とする積層セラ（ツクコンデン
サ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57044148A JPS58162022A (ja) | 1982-03-19 | 1982-03-19 | 積層セラミツクコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57044148A JPS58162022A (ja) | 1982-03-19 | 1982-03-19 | 積層セラミツクコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58162022A true JPS58162022A (ja) | 1983-09-26 |
Family
ID=12683542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57044148A Pending JPS58162022A (ja) | 1982-03-19 | 1982-03-19 | 積層セラミツクコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58162022A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020098900A (ja) * | 2018-12-18 | 2020-06-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品 |
-
1982
- 1982-03-19 JP JP57044148A patent/JPS58162022A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020098900A (ja) * | 2018-12-18 | 2020-06-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4342143A (en) | Method of making multiple electrical components in integrated microminiature form | |
| US4382156A (en) | Multilayer bus bar fabrication technique | |
| US20030161091A1 (en) | Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias | |
| JPS6266506A (ja) | 多層セラミツクコンデンサ−を含む高静電容量ブスバ− | |
| JPS5924535B2 (ja) | 積層複合部品 | |
| JPH0614465Y2 (ja) | 固体電解コンデンサ | |
| JP2000195754A (ja) | 積層セラミックチップコンデンサアレイ及びその製造方法 | |
| JPS58162022A (ja) | 積層セラミツクコンデンサ | |
| JP2587851Y2 (ja) | 積層コンデンサ | |
| JPS6240427Y2 (ja) | ||
| JPH01175223A (ja) | 積層型固体電解コンデンサ | |
| JPS6083234U (ja) | 積層コンデンサ | |
| JPH03503104A (ja) | 高誘電多層コンデンサー | |
| JPS5963429U (ja) | 積層セラミツクコンデンサ | |
| JPS6225873Y2 (ja) | ||
| JPS63252414A (ja) | 多層セラミツクコンデンサを含む高静電容量バスバー | |
| JPH0338812A (ja) | 積層コンデンサ | |
| JPS58103118A (ja) | 磁器コンデンサ及びその製造方法 | |
| JPS6311702Y2 (ja) | ||
| JPS5972715A (ja) | 積層コンデンサ | |
| JPS6225878Y2 (ja) | ||
| JPS5930520Y2 (ja) | 積層貫通型磁器コンデンサ | |
| JPS6362890B2 (ja) | ||
| JPS59193093A (ja) | 湿式多層セラミツク基板 | |
| JPS5893317A (ja) | 積層部品の製造方法 |