JPS59188157A - 平形半導体スタツク - Google Patents

平形半導体スタツク

Info

Publication number
JPS59188157A
JPS59188157A JP58060984A JP6098483A JPS59188157A JP S59188157 A JPS59188157 A JP S59188157A JP 58060984 A JP58060984 A JP 58060984A JP 6098483 A JP6098483 A JP 6098483A JP S59188157 A JPS59188157 A JP S59188157A
Authority
JP
Japan
Prior art keywords
flat semiconductor
conductor
cooling
flat
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58060984A
Other languages
English (en)
Other versions
JPH0324786B2 (ja
Inventor
Hiroshi Itahana
板鼻 博
Takahiro Fujisawa
藤沢 孝博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58060984A priority Critical patent/JPS59188157A/ja
Publication of JPS59188157A publication Critical patent/JPS59188157A/ja
Publication of JPH0324786B2 publication Critical patent/JPH0324786B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は平形の半導体素子を直列に接続して整流器とか
サイリスタ回路等を構成する平形半導体スタックに係り
、特に高耐電圧化するに好適な平形半導体スタックに関
する。
〔発明の背景〕
一般に一2個の平形半導体素子を直列に接続するスタッ
ク構成においては、各半導体素子の電極平面に冷却片を
接合し、各素子の放熱を良好に行なうようにしている。
第1図および第2図は、このような平形半導体スタック
の従来例の構成を示すもので、2個の半導体素子1およ
び2は冷却片を兼ねた導体3を介して直列接続されてい
る。すなわち一方の半導体素子1のカソードから導体3
を経て他方の半導体素子2のアノードに至るよう直列に
接続されるものである。
半導体素子1のアノード側および半導体素子2のカソー
ド側にはそれぞれ冷却片4および5が接して配置されて
いる。
これらの冷却片4および5、半導体菓子1および2、導
体3等は、第2図に詳細に図示したように締付部材6と
板はね7とによって締結され一体化したスタック構成と
されている。
前記締付部材6は、それぞれ端部にスタッド6α、6b
を形成した二股部5c、5dを有し1これら二股gS6
c、6dが冷却片4および5に形成した孔4a、4bお
よび5α、5bを貫通し、前記スタッド6cL、6b側
でスペーサ9を介し板はね7をナツト5e、6fにより
締付けるようにしである。なお、スペーサ90片面若し
くは両面は球面状に形成することが望ましく、これによ
ってスタック構成の実負荷時に発生する熱膨張に対応し
て板はね7がたわんでも締付部材6の二股部6c、5d
に作用する張力をバランスさせ、各半導体素子1および
2、導体3、冷却片4および5の接合面に均一な締付圧
力を与えるよう工夫されている。
締付部材6は、そのスタッド5cL、5b部を除いて表
面に絶縁被膜10を施しである。
この絶縁被膜10は、樹脂の粉末流動法(FBC処理)
とかコーティング等周知の手法によって形成することが
できる。
通常、締付部材6は一方の冷却片例えば5側と同電位に
なされ、その電位が70−ティングするのを防止される
が、図示の例ではスペーサ9を導電体として冷却片5側
と同電位にされている。
従ってこの締付部材6は他方の冷却片4とは電気的に絶
縁する必要があり、前記絶縁被膜10とは別に締付部材
6と冷却片4との間に絶縁スペーサ11を自装置しであ
る。
8αおよび8bは冷却片4および5に取付けられた端子
となる導体を示す。
ざて以上の構成において、金導体8b側がプラス電位で
導体8αとの間に電圧E1が印加された場合を考えてみ
ると、締付部材6の電位は冷却片5と同電位であること
から、この電圧E1は冷却片4と締付部材6との狭い間
に印加されることになる。
通常は、前記絶縁被膜10.絶縁スペーサ11等Tc前
記印加電圧B、に耐えろよう構成されているが、印加電
圧を更に高電圧化、例えば倍電圧化にする場合、絶縁ス
ペーサ11の厚さを増しても締付部材6と冷却片4との
間のギャップGが狭く絶縁が不充分となってしまう。
そこでこのギャップGを拡大して絶縁距離を確保するこ
とも考えられるが、冷却片4が大型化し、ひいてはスタ
ック全体の構成が大形となる不都合が生ずる。
〔発明の目的・〕
本発明の目的は、前記した従来技術の欠点を除き、冷却
片を大形化せずにより高電圧の仕様に耐えつるようにし
た平形半導体スタックを提供するにある。
〔発明の概要〕
この目的を達成するため、本発明は互いに直列接続され
る平形半導体素子の同極側を絶縁スペーサを介して互に
対向させて配置し、前記一方の平形半導体素子のカソー
ド側と前記他方の平形半導体素子のアノード側とを導電
接続してこれら各平形半導体素子を直列接続したことを
特徴とする。
一般に半導体素子のアノード側は、カソード側に比べて
通電時の発熱量が多く、従って本発明の好適な実施態様
においては、各平形半導体素子のカソード側を前記した
絶縁スペーサに対向するように配置すると共に、これら
平形半導体素子のアノード側に冷却片をそれぞれ配γt
し、冷却効果を高めることができる。なお各平形半導体
素子の一極側と前記した絶縁スペーサ間にそれぞれ配置
される導体に冷却フィンを形成して絶縁スペーサ側に位
置する極側の冷却効果を高めることもでき−従って絶縁
スペーサ側に対向される各平形半導体素子の極は、アノ
ード側であってもよいことは、容易に理解されろであろ
う。
〔発明の実施例〕
以下本発明の一実施例を第3図および第4図について詳
細に説明する。なお図中、第1図、第2図と同一符号は
同一物または相当物を示す。
互いに直列接続される平形半導体素子1および2はそれ
ぞれのカソード側を導体13.14を介して絶縁スペー
サ12に対向させである0この絶縁スペーサ12により
、各平形半導体素子1および2は直接的には導電接続さ
れないようにしである。またこの絶縁スペーサ12は樹
脂成型品とかセラミックス材等の周知の耐熱絶縁材で成
型したものでよい。
平形半導体素子1のアノード側には冷却片4がNまた平
形半導体素子2のアノード側には、冷却片平形半導体素
子2、冷却片5等は、第1図および第2図に示したと同
様に絶縁被膜10を施した締付部材6、板ばね7、スペ
ーサ9等を介しナツト6e、6fにより締結され一体化
したスタックに構成されている。
平形半導体素子10カソード側に接している導体13は
接続導体15によって冷却片5に接続され、これによっ
て平形半導体素子1のカソード側は、平形半導体素子2
のアノード側に直列接続されている。
従って上記構成による電流通路は導体8α−冷却片4−
平形半導体素子1−導体13−接続導体15−冷却片5
−平形半導体素子2−導体14の順路で形成される。さ
て前記@的において今、導体14がプラス電位で導体8
aとの間に電圧E2が印加された・場合を考えると、締
付部材6の電位は板はね7、スペーサ9を介して冷却片
5と同電位になっているが、同時にこの電位は、平形半
導体素子1のカソード電位であり、従って第4図に示す
ように締付部材6と冷却片4の1741には印加電圧E
!の1/2の電圧しか印加されない。
このため、1llaおよび第2図に示した従来例におけ
る締付部材の絶縁被膜10と同じ絶縁強度のものを用い
ても印加電圧E2は従来例の印加電圧E1の倍電圧にす
ることができることになる。
上記の構成によって明らかなように冷却片とか締付部材
の構成を特に変えることなく倍電圧の仕様に適用できる
平形半導体スタックを得ることができる。また平形半導
体素子は一般にアノード側とカソード側とでは素子内部
の熱抵抗すなわち、ジャンクションから冷却片への接触
面までの熱抵抗が異り、アノード(l」の熱抵抗が小ざ
い。
本実施例によれば各平形半導体素子1および2の熱抵抗
の低いアノード側に冷却片4および5を配置しであるか
ら、いずれの素子も良好に熱伝達され冷却効果を高める
ことができる。
以上の実施例においては、平形半導体素子1および2の
アノード側にのみ冷却片4および5を配合 置した勝1例示したが、本発明においては、各素子1お
よび2のカソード((Jの導体1゛3および14を冷却
片に構成してカソード側の冷却効果を高める。ことがで
きる。また各平形半導体素子1および2のアノード側を
絶縁スペーサ12側に対向させても電気的には、前記し
た実施例と同様の効果を得ることができることは明らか
である。
〔発明の効果〕
本発明は以上説明したように平形半導体素子の配置1向
き、接続を変えることによって、冷却片とか給付部材の
構成を特に変えることなくより高電圧の仕様に耐える平
形半導体スタックを提供することができる。
【図面の簡単な説明】
第1図は従来の平形半導体スタック構成を示す側面図、
第2図は、第1図のA−A線に沿ってみた断面図、第3
図は本発明の平形半導体スタック構成の一実施例を示す
側面図、第4図は第3図のB −B@に沿ってみた断面
図である。 1.2・・・・・・平形半導体素子、4.5・・・・・
・冷却片、6・・・・・・締付部材、7・・・・・・板
ばね、8a・・・・・・導体、12・・・・・・絶縁ス
ペーサ、13.14・・・・・・導体。 第1図 第2図 p 第3m −−E2−□i 1 114 図 e

Claims (1)

  1. 【特許請求の範囲】 1、 直列接続される2個の平形半導体素子と、これら
    素子に接して設けられる冷却片とを共通の締付部材で締
    付けるようにしたものにおいて、前記各平形半導体素子
    の同極側を絶縁スペーサを介して互に対向させて配置し
    、前記一方の平形半導体素子のカソード側と前記他方の
    平形半導体素子のアノード側とを導電接続して前記各平
    形半導体素子な直列接続したことを特徴とする平形半導
    体スタック。 2、 前記各平形半導体素子はそのカソード側を前記絶
    縁スペーサを介して互いに対向配置したことを特徴とす
    る特許請求の範囲第1項記載の平形半導体スタック。 3、 前記各平形半導体素子のアノード側に前記冷却片
    をそれぞれ配置したことを特徴とする特許請求の範囲第
    2項記載の平形半導体スタック。
JP58060984A 1983-04-08 1983-04-08 平形半導体スタツク Granted JPS59188157A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58060984A JPS59188157A (ja) 1983-04-08 1983-04-08 平形半導体スタツク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58060984A JPS59188157A (ja) 1983-04-08 1983-04-08 平形半導体スタツク

Publications (2)

Publication Number Publication Date
JPS59188157A true JPS59188157A (ja) 1984-10-25
JPH0324786B2 JPH0324786B2 (ja) 1991-04-04

Family

ID=13158201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58060984A Granted JPS59188157A (ja) 1983-04-08 1983-04-08 平形半導体スタツク

Country Status (1)

Country Link
JP (1) JPS59188157A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203903A (ja) * 2013-04-03 2014-10-27 インターユニット株式会社 圧接型電力用半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54166531U (ja) * 1978-05-16 1979-11-22
JPS55159563U (ja) * 1979-05-01 1980-11-15

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54166531U (ja) * 1978-05-16 1979-11-22
JPS55159563U (ja) * 1979-05-01 1980-11-15

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203903A (ja) * 2013-04-03 2014-10-27 インターユニット株式会社 圧接型電力用半導体装置

Also Published As

Publication number Publication date
JPH0324786B2 (ja) 1991-04-04

Similar Documents

Publication Publication Date Title
US4047197A (en) Housing and lead structure for a series connected semiconductor rectifier arrangement
JP3400479B2 (ja) 電子加熱冷却装置
US3936704A (en) Mounting arrangement for electronic semi-conductor devices
JPS59188157A (ja) 平形半導体スタツク
US3018425A (en) Current rectifier assembly
JPH09213880A (ja) 内部圧接型半導体装置
JPS63224347A (ja) 半導体装置
US3468722A (en) In-line thermoelectric assembly
JPH04365303A (ja) 正抵抗温度係数発熱体およびその製造方法
JP2598257B2 (ja) 熱電発電装置
US2213388A (en) Construction of dry surface contact rectifiers and the like
US2721964A (en) Power transmission
JPS6135345Y2 (ja)
JPS586617Y2 (ja) 半田こて
JPS601508Y2 (ja) セラミックヒ−タ−装置
JPS6159661B2 (ja)
US2707251A (en) Dry contact rectifier
JPH09260557A (ja) 半導体装置およびその製造方法
JPS586592B2 (ja) 半田こての製造方法
JPH0121510Y2 (ja)
US20010004074A1 (en) Exothermic body and method of making same
JPS5846513Y2 (ja) ヒユ−ズ装置
JPS5814611Y2 (ja) 半導体装置
JPS6041734Y2 (ja) 半導体装置
JPS6135346Y2 (ja)