JPH0324786B2 - - Google Patents
Info
- Publication number
- JPH0324786B2 JPH0324786B2 JP58060984A JP6098483A JPH0324786B2 JP H0324786 B2 JPH0324786 B2 JP H0324786B2 JP 58060984 A JP58060984 A JP 58060984A JP 6098483 A JP6098483 A JP 6098483A JP H0324786 B2 JPH0324786 B2 JP H0324786B2
- Authority
- JP
- Japan
- Prior art keywords
- flat semiconductor
- cooling piece
- cooling
- semiconductor element
- flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 57
- 238000001816 cooling Methods 0.000 claims description 49
- 239000004020 conductor Substances 0.000 claims description 25
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/117—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は平形の半導体素子を直列に接続して整
流器とかサイリスタ回路等を構成する平形半導体
スタツクに係り、特に高耐電圧化するに好適な平
形半導体スタツクに関する。
流器とかサイリスタ回路等を構成する平形半導体
スタツクに係り、特に高耐電圧化するに好適な平
形半導体スタツクに関する。
一般に２個の平形半導体素子を直列に接続する
スタツク構成においては、各半導体素子の電極平
面に冷却片を接合し、各素子の放熱を良好に行な
うようにしている。
スタツク構成においては、各半導体素子の電極平
面に冷却片を接合し、各素子の放熱を良好に行な
うようにしている。
第１図および第２図は、このような平形半導体
スタツクの従来例の構成を示すもので、２個の半
導体素子１および２は冷却片を兼ねた導体３を介
して直列接続されている。すなわち一方の半導体
素子１のカソードから導体３を経て他方の半導体
素子２のアノードに至るよう直列に接続されるも
のである。
スタツクの従来例の構成を示すもので、２個の半
導体素子１および２は冷却片を兼ねた導体３を介
して直列接続されている。すなわち一方の半導体
素子１のカソードから導体３を経て他方の半導体
素子２のアノードに至るよう直列に接続されるも
のである。
半導体素子１のアノード側および半導体素子２
のカソード側にはそれぞれ冷却片４および５が接
して配置されている。
のカソード側にはそれぞれ冷却片４および５が接
して配置されている。
これらの冷却片４および５、半導体素子１およ
び２、導体３等は、第２図に詳細に図示したよう
に締付部材６と板ばね７とによつて締結され一体
化したスタツク構成とされている。
び２、導体３等は、第２図に詳細に図示したよう
に締付部材６と板ばね７とによつて締結され一体
化したスタツク構成とされている。
前記締付部材６は、それぞれ端部にスタツド６
ａ，６ｂを形成した二股部６ｃ，６ｄを有するコ
字形をなし、これら二股部６ｃ，６ｄが冷却片４
および５に形成した孔４ａ，４ｂおよび５ａ，５
ｂを貫通し、前記スタツド６ａ，６ｂ側でスペー
サ９を介し板ばね７をナツト６ｅ，６ｆにより締
付けるようにしてある。なお、スペーサ９の片面
若しくは両面は球面状に形成することが望まし
く、これによつてスタツク構成の実負荷時に発生
する熱膨張に対応して板ばね７がたわんでも締付
部材６の二股部６ｃ，６ｄに作用する張力をバラ
ンスさせ、各半導体素子１および２、導体３、冷
却片４および５の接合面に均一な締付圧力を与え
るよう工夫されている。
ａ，６ｂを形成した二股部６ｃ，６ｄを有するコ
字形をなし、これら二股部６ｃ，６ｄが冷却片４
および５に形成した孔４ａ，４ｂおよび５ａ，５
ｂを貫通し、前記スタツド６ａ，６ｂ側でスペー
サ９を介し板ばね７をナツト６ｅ，６ｆにより締
付けるようにしてある。なお、スペーサ９の片面
若しくは両面は球面状に形成することが望まし
く、これによつてスタツク構成の実負荷時に発生
する熱膨張に対応して板ばね７がたわんでも締付
部材６の二股部６ｃ，６ｄに作用する張力をバラ
ンスさせ、各半導体素子１および２、導体３、冷
却片４および５の接合面に均一な締付圧力を与え
るよう工夫されている。
締付部材６は、そのスタツド６ａ，６ｂ部を除
いて表面に絶縁被膜１０を施してある。
いて表面に絶縁被膜１０を施してある。
この絶縁被膜１０は、樹脂の粉末流動法
（FBC処理）とかコーテイング等周知の手法によ
つて形成することができる。
（FBC処理）とかコーテイング等周知の手法によ
つて形成することができる。
通常、締付部材６は一方の冷却片例えば５側と
同電位になされ、その電位がフローテイングする
のを防止されるが、図示の例ではスペーサ９を導
電体として冷却片５側と同電位にされている。
同電位になされ、その電位がフローテイングする
のを防止されるが、図示の例ではスペーサ９を導
電体として冷却片５側と同電位にされている。
従つてこの締付部材６は他方の冷却片４とは電
気的に絶縁する必要があり、前記絶縁被膜１０と
は別に締付部材６と冷却片４との間に縁スペーサ
１１を配置してある。
気的に絶縁する必要があり、前記絶縁被膜１０と
は別に締付部材６と冷却片４との間に縁スペーサ
１１を配置してある。
８ａおよび８ｂは冷却片４および５に取付けら
れた端子となる導体を示す。
れた端子となる導体を示す。
さて以上の構成において、今導体８ｂ側がプラ
ス電位で導体８ａとの間に電圧E1が印加された
場合を考えてみると、締付部材６の電位は冷却片
５と同電位であることから、この電位E1は冷却
片４と締付部材６との狭い間に印加されることに
なる。
ス電位で導体８ａとの間に電圧E1が印加された
場合を考えてみると、締付部材６の電位は冷却片
５と同電位であることから、この電位E1は冷却
片４と締付部材６との狭い間に印加されることに
なる。
通常は、前記絶縁被膜１０、絶縁スペーサ１１
等で前記印加電圧E1に耐えるよう構成されてい
るが、印加電圧を更に高電圧化、例えば倍電圧化
にする場合、絶縁スペーサ１１の厚さを増しても
締付部材６と冷却片４との間のギヤツプＧが狭く
絶縁が不充分となつてしまう。
等で前記印加電圧E1に耐えるよう構成されてい
るが、印加電圧を更に高電圧化、例えば倍電圧化
にする場合、絶縁スペーサ１１の厚さを増しても
締付部材６と冷却片４との間のギヤツプＧが狭く
絶縁が不充分となつてしまう。
そこでこのギヤツプＧを拡大して絶縁距離を確
保することも考えられるが、冷却片４が大型化
し、ひいてはスタツク全体の構成が大形となる不
都合が生ずる。
保することも考えられるが、冷却片４が大型化
し、ひいてはスタツク全体の構成が大形となる不
都合が生ずる。
本発明の目的は、前記した従来技術の欠点を除
き、冷却片を大形化せずにより高電圧の仕様に耐
えうるようにした平形半導体スタツクを提供する
にある。
き、冷却片を大形化せずにより高電圧の仕様に耐
えうるようにした平形半導体スタツクを提供する
にある。
この目的を達成するため、本発明は、直列接続
された第１および第２の平形半導体素子と、これ
ら第１および第２の平形半導体素子の外側に各別
に接して配置される第１および第２の冷却片とを
重ね合わせ、それぞれ端部にスタツドが形成され
た二股部を有するコ字状の、表面に絶縁被膜が施
された締付部材を、その二股部が第１および第２
の冷却片を貫通するように設けるとともに、スタ
ツドが形成された端部側において第２の冷却片と
の間に導電スペーサを介して板ばねを各スタツド
に螺合したナツトにより締付け、前記締付部材と
第２の冷却片とを導電スペーサおよび板ばねを介
して同電位にした平形半導体スタツクにおいて、
第１および第２の平形半導体素子のカソード側を
絶縁スペーサを介して互いに対向させて配置する
とともに、第１および第２の冷却片を第１および
第２の平形半導体素子のアノード側にそれぞれ配
置し、第１の平形半導体素子のカソード側と第２
の冷却片とを接続導体により電気的に接続するこ
とにより、第１の冷却片−第１の平形半導体素子
−接続導体−第２の冷却片−第２の平形半導体素
子の順路の直列回路を形成し、締付部材と第１の
冷却片の間には、平形半導体スタツクに印加され
る電圧のほぼ1/2の電圧しか印加されないように
したことを特徴とする。
された第１および第２の平形半導体素子と、これ
ら第１および第２の平形半導体素子の外側に各別
に接して配置される第１および第２の冷却片とを
重ね合わせ、それぞれ端部にスタツドが形成され
た二股部を有するコ字状の、表面に絶縁被膜が施
された締付部材を、その二股部が第１および第２
の冷却片を貫通するように設けるとともに、スタ
ツドが形成された端部側において第２の冷却片と
の間に導電スペーサを介して板ばねを各スタツド
に螺合したナツトにより締付け、前記締付部材と
第２の冷却片とを導電スペーサおよび板ばねを介
して同電位にした平形半導体スタツクにおいて、
第１および第２の平形半導体素子のカソード側を
絶縁スペーサを介して互いに対向させて配置する
とともに、第１および第２の冷却片を第１および
第２の平形半導体素子のアノード側にそれぞれ配
置し、第１の平形半導体素子のカソード側と第２
の冷却片とを接続導体により電気的に接続するこ
とにより、第１の冷却片−第１の平形半導体素子
−接続導体−第２の冷却片−第２の平形半導体素
子の順路の直列回路を形成し、締付部材と第１の
冷却片の間には、平形半導体スタツクに印加され
る電圧のほぼ1/2の電圧しか印加されないように
したことを特徴とする。
以下本発明の一実施例を第３図および第４図に
ついて詳細に説明する。なお図中、第１図、第２
図と同一符号は同一物または相当物を示す。
ついて詳細に説明する。なお図中、第１図、第２
図と同一符号は同一物または相当物を示す。
互いに直列接続される平形半導体素子１および
２はそれぞれのカソード側を導体１３，１４を介
して絶縁スペーサ１２に対向させてある。
２はそれぞれのカソード側を導体１３，１４を介
して絶縁スペーサ１２に対向させてある。
この絶縁スペーサ１２により、各平形半導体素
子１および２は直接的には導電接続されないよう
にしてある。またこの絶縁スペーサ１２は樹脂成
型品とかセラミツクス材等の周知の耐熱絶縁材で
成型したものでよい。
子１および２は直接的には導電接続されないよう
にしてある。またこの絶縁スペーサ１２は樹脂成
型品とかセラミツクス材等の周知の耐熱絶縁材で
成型したものでよい。
平形半導体素子１のアノード側には冷却片４
が、また平形半導体素子２のアノード側には、冷
却片５がそれぞれ配置されており、これら冷却片
４、平形半導体素子１、導体１３、絶縁スペーサ
１２、導体１４、平形半導体素子２、冷却片５等
は、第１図および第２図に示したと同様に絶縁被
膜１０を施したコ字形の締付部材６、板ばね７、
スペーサ９等を介しナツト６ｅ，６ｆにより締結
され一体化したスタツクに構成されている。
が、また平形半導体素子２のアノード側には、冷
却片５がそれぞれ配置されており、これら冷却片
４、平形半導体素子１、導体１３、絶縁スペーサ
１２、導体１４、平形半導体素子２、冷却片５等
は、第１図および第２図に示したと同様に絶縁被
膜１０を施したコ字形の締付部材６、板ばね７、
スペーサ９等を介しナツト６ｅ，６ｆにより締結
され一体化したスタツクに構成されている。
平形半導体素子１のカソード側に接している導
体１３は接続導体１５によつて冷却片５に接続さ
れ、これによつて平形半導体素子１のカソード側
は、平形半導体素子２のアノード側に直列接続さ
れている。
体１３は接続導体１５によつて冷却片５に接続さ
れ、これによつて平形半導体素子１のカソード側
は、平形半導体素子２のアノード側に直列接続さ
れている。
従つて上記構成による電流通路は導体８ａ−冷
却片４−平形半導体素子１−導体１３−接続導体
１５−冷却片５−平形半導体素子２−導体１４の
順路で直列回路に形成される。さて前記構成にお
いて今、導体１４がプラス電位で導体８ａとの間
に電圧E2が印加された場合を考えると、締付部
材６の電位は板ばね７、スペーサ９を介して冷却
片５と同電位になつているが、同時にこの電位
は、平形半導体素子１のカソード電位であり、従
つて第４図に示すように締付部材６と冷却片４の
間には印加電圧E2の1/2の電圧しか印加されな
い。
却片４−平形半導体素子１−導体１３−接続導体
１５−冷却片５−平形半導体素子２−導体１４の
順路で直列回路に形成される。さて前記構成にお
いて今、導体１４がプラス電位で導体８ａとの間
に電圧E2が印加された場合を考えると、締付部
材６の電位は板ばね７、スペーサ９を介して冷却
片５と同電位になつているが、同時にこの電位
は、平形半導体素子１のカソード電位であり、従
つて第４図に示すように締付部材６と冷却片４の
間には印加電圧E2の1/2の電圧しか印加されな
い。
このため、第１図および第２図に示した従来例
における締付部材の絶縁被膜１０と同じ絶縁強度
のものを用いても印加電圧E2は従来例の印加電
圧E1の倍電圧にすることができることになる。
における締付部材の絶縁被膜１０と同じ絶縁強度
のものを用いても印加電圧E2は従来例の印加電
圧E1の倍電圧にすることができることになる。
上記の構成によつて明らかなように冷却片とか
締付部材の構成を特に変えることなく倍電圧の仕
様に適用できる平形半導体スタツクを得ることが
できる。また平形半導体素子は一般にアノード側
とカソード側とでは素子内部の熱抵抗すなわち、
ジヤンクシヨンから冷却片への接触面までの熱抵
抗が異り、アノード側の熱抵抗が小さい。
締付部材の構成を特に変えることなく倍電圧の仕
様に適用できる平形半導体スタツクを得ることが
できる。また平形半導体素子は一般にアノード側
とカソード側とでは素子内部の熱抵抗すなわち、
ジヤンクシヨンから冷却片への接触面までの熱抵
抗が異り、アノード側の熱抵抗が小さい。
本実施例によれば各平形半導体素子１および２
の熱抵抗の低いアノード側に冷却片４および５を
配置してあるから、いずれの素子も良好に熱伝達
され冷却効果を高めることができる。
の熱抵抗の低いアノード側に冷却片４および５を
配置してあるから、いずれの素子も良好に熱伝達
され冷却効果を高めることができる。
以上説明したように本発明によれば、冷却片や
締付部材などの構成を特に変えることなく、単に
平形半導体素子の配置、向き、接続関係を変える
だけで締付部材と第１の冷却片の間に印加される
電圧を平形半導体スタツクに印加される電圧、す
なわち従来の電圧のほぼ1/2に低減できるので、
より高い電圧の仕様に耐え得るものとなる。ま
た、各冷却片を各平形半導体素子における熱抵抗
の低いアノード側に配置したので、各平形半導体
素子から良好に熱伝達され、冷却効果を高めるこ
ともできる。
締付部材などの構成を特に変えることなく、単に
平形半導体素子の配置、向き、接続関係を変える
だけで締付部材と第１の冷却片の間に印加される
電圧を平形半導体スタツクに印加される電圧、す
なわち従来の電圧のほぼ1/2に低減できるので、
より高い電圧の仕様に耐え得るものとなる。ま
た、各冷却片を各平形半導体素子における熱抵抗
の低いアノード側に配置したので、各平形半導体
素子から良好に熱伝達され、冷却効果を高めるこ
ともできる。
第１図は従来の平形半導体スタツク構成を示す
側面図、第２図は、第１図のＡ−Ａ線に沿つてみ
た断面図、第３図は本発明の平形半導体スタツク
構成の一実施例を示す側面図、第４図は第３図の
Ｂ−Ｂ線に沿つてみた断面図である。 １，２……平形半導体素子、４，５……冷却
片、６……締付部材、７……板ばね、８ａ……導
体、１２……絶縁スペーサ、１３，１４……導
体。
側面図、第２図は、第１図のＡ−Ａ線に沿つてみ
た断面図、第３図は本発明の平形半導体スタツク
構成の一実施例を示す側面図、第４図は第３図の
Ｂ−Ｂ線に沿つてみた断面図である。 １，２……平形半導体素子、４，５……冷却
片、６……締付部材、７……板ばね、８ａ……導
体、１２……絶縁スペーサ、１３，１４……導
体。
Claims (1)
- １ 直列接続された第１および第２の平形半導体
素子と、これら第１および第２の平形半導体素子
の外側に各別に接して配置される第１および第２
の冷却片とを重ね合わせ、それぞれ端部にスタツ
ドが形成された二股部を有するコ字状の、表面に
絶縁被膜が施された締付部材を、その二股部が第
１および第２の冷却片を貫通するように設けると
ともに、スタツドが形成された端部側において第
２の冷却片との間に導電スペーサを介して板ばね
を各スタツドに螺合したナツトにより締付け、前
記締付部材と第２の冷却片とを導電スペーサおよ
び板ばねを介して同電位にした平形半導体スタツ
クにおいて、第１および第２の平形半導体素子の
カソード側を絶縁スペーサを介して互いに対向さ
せて配置するとともに、第１および第２の冷却片
を第１および第２の平形半導体素子のアノード側
にそれぞれ配置し、第１の平形半導体素子のカソ
ード側と第２の冷却片とを接続導体により電気的
に接続することにより、第１の冷却片−第１の平
形半導体素子−接続導体−第２の冷却片−第２の
平形半導体素子の順路の直列回路を形成したこと
を特徴とする平形半導体スタツク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58060984A JPS59188157A (ja) | 1983-04-08 | 1983-04-08 | 平形半導体スタツク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58060984A JPS59188157A (ja) | 1983-04-08 | 1983-04-08 | 平形半導体スタツク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59188157A JPS59188157A (ja) | 1984-10-25 |
| JPH0324786B2 true JPH0324786B2 (ja) | 1991-04-04 |
Family
ID=13158201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58060984A Granted JPS59188157A (ja) | 1983-04-08 | 1983-04-08 | 平形半導体スタツク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188157A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6233794B2 (ja) * | 2013-04-03 | 2017-11-22 | 京セラ株式会社 | 圧接型電力用半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5844599Y2 (ja) * | 1978-05-16 | 1983-10-08 | 三菱電機株式会社 | 半導体装置 |
| JPS55159563U (ja) * | 1979-05-01 | 1980-11-15 |
-
1983
- 1983-04-08 JP JP58060984A patent/JPS59188157A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59188157A (ja) | 1984-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4047197A (en) | Housing and lead structure for a series connected semiconductor rectifier arrangement | |
| JP4220094B2 (ja) | パワー半導体モジュール | |
| JPH0324786B2 (ja) | ||
| EP0788152B1 (en) | Internal compression bonded semiconductor device with a chip frame enabling a longer creepage distance | |
| JPH04365303A (ja) | 正抵抗温度係数発熱体およびその製造方法 | |
| JPH02299411A (ja) | 平行配線による平形導体の接続装置 | |
| JP2001351764A (ja) | 正特性セラミック発熱体ユニット | |
| JP2598257B2 (ja) | 熱電発電装置 | |
| JPS63224347A (ja) | 半導体装置 | |
| JPH0289352A (ja) | 半導体装置 | |
| JPH0758746B2 (ja) | 樹脂封止型半導体装置 | |
| JPS601508Y2 (ja) | セラミックヒ−タ−装置 | |
| JPH0328518Y2 (ja) | ||
| JPS586617Y2 (ja) | 半田こて | |
| US2721964A (en) | Power transmission | |
| JPH0121510Y2 (ja) | ||
| JPH0512961Y2 (ja) | ||
| JPS5846177B2 (ja) | 半導体装置 | |
| JPH0597087U (ja) | 正特性サーミスタ発熱体 | |
| JPS6159661B2 (ja) | ||
| JPS5929359Y2 (ja) | 正特性サ−ミスタを用いた発熱体装置 | |
| JPH0332045Y2 (ja) | ||
| JPS5846513Y2 (ja) | ヒユ−ズ装置 | |
| JPH043480Y2 (ja) | ||
| JPS6144439Y2 (ja) |