JPS5844599Y2

JPS5844599Y2 - 半導体装置

Info

Publication number: JPS5844599Y2
Application number: JP6628278U
Authority: JP
Inventors: 良忠米田
Original assignee: 三菱電機株式会社
Priority date: 1978-05-16
Filing date: 1978-05-16
Publication date: 1983-10-08
Also published as: JPS54166531U

Description

【考案の詳細な説明】の考案は加圧接触形半導体装置の改良に関するもので、
特に並列接続された半導体素子の電流分担の改良に関す
るものである。

一般に半導体素子を並列接続した場合、各素子の特性に
バラツキがあるため、それぞれの電流分担に不平衡を生
ずる。

第１図乃至第３図はその原理を示すもので、ダイオード
２個を並列接続した最も簡単な例である。

ダイオードＤ１とＤ２を並列運転する場合、それぞれの
順電圧降下特性が第３図に示すＶＦＩ、ＶＦ２のカーブ
になるものとする。

Ｄｌの許容電流を■１としたとき、第１図のようにＤｌ
とＤ２を直接並列接続したときの許容電流Ｉ。

１は、■ｏ１−■、＋■２となる。

すなわち、Ｄ２にはＶＦ１特性の■１に対応する順電
圧降下■、に相当する順電流■２シか流れ得ない。

したがって、この場合は（■１−１２）の電流不平衡が
生ずる。

このような電流不平衡を改善するために、第２図のよう
に抵抗Ｒを各ダイオードＤ１．Ｄ２に直列接続する方法
が一般に用いられている（但し、各抵抗Ｒの抵抗値のバ
ラツキが各ダイオードＤ１．Ｄ２の特性のバラツキにく
らべて無視できるものでなければならない）。

第３図に示するうに、抵抗Ｒを接続した場合は、並列回
路の順電圧降下特性はそれぞれの特性を合成したＶｐ１
’、ＶＦ２’となる。

従って、ダイオードＤ１の許容電流を■１としたとき、
Ｄ２には■２′の電流が流れる。

すなわち、第２図における並列接続回路の許容電流Ｉ０
２は、ＩＯ２＝Ｉ１＋Ｉ２’となり、第１図の
場合より（■２′■２）の電流が増加でき、電流不平衡
は（１１−■′２）に改善される。

以上のように、抵抗Ｒを接続して電流分担を改善する方
法は非常に効果的であり、半導体素子の比較的容量の小
さい分野でよく用いられているが、数百〜数千Ａ容量の
素子の場合には次のような問題がある。

（１）抵抗器の形状が大きくなるため半導体装置の大き
さが大きくなり、また素子との接続が面倒である。

（２）抵抗器の発熱を効果的に放散させる必要がある。

（３）抵抗器のコストが高くなり、経済性が悪くなる。

そのため、ヒユーズやりアクドルを各素子につける場合
は、これらの抵抗値を揃えることによって上記の抵抗器
の役割を行なわせ、ヒユーズやりアクドルの不要なとき
は、第１図のように素子を直接並列接続して使用する場
合がほとんどである。

したがって、並列接続する場合には、順方向特性が近似
した素子を選別して揃えなければならない。

しかし、素子の順方向の特性を一様に揃えることは、順
方向特性の温度依存性も考慮すればきわめて困難であり
、２０〜３０％程度の電流アンバランスは常に見込まれ
るのが一般的である。

特に大電流素子の場合には順電圧降下がきわめて小さく
、第３図に示した特性カーブのの値が非常に大きくなり、特性に少しのバラツキがあっ
ても大きな電流不平衡を生ずる。

この考案は、このような点に鑑みてなされたもので、薄
板状の抵抗体を半導体装置の中に組み込むことによって
上記従来の問題を解消し、電流分担の優れた、コンパク
トで安価な半導体装置を提供せんとするものである。

以下、第４図乃至第７図を参照してこの考案を詳細に説
明する。

第４図は２個のダイオードＤＩ。Ｄ２を組み込んだ従来
の半導体装置の一例を示す正面図である。

図において、ダイオードＤ１．Ｄ２の両面には冷却体５
、端子導体４、絶縁体３が積層され、図示の矢印の如く
外部より規定の圧接力を加えて組立てられる。

なお、加圧保持機構については、本考案の説明上重要で
はないので、省略している。

このような構成の半導体スタックにおいて、ダイオード
Ｄ１．Ｄ２を並列接続する場合は、図示の一点鎖線の如
く外部で接続される。

Ｒは先に述べた電流平衡用の抵抗であり、ヒユーズ、リ
アクトル等の抵抗器で代用されることが多く、また省略
される場合も多い。

このような従来の方式についての問題点は前述の通りで
ある。

これに対し、この考案においては、第５図の如く、板状
または箔状の抵抗体１０を端子導体４と冷却体５の間に
介挿したことを特徴とする。

すなわち、この考案の最も重要なポイントは、従来一般
に市販されているような抵抗器を使用せず、板状又は箔
状の抵抗体１０を用いることにある。

このような抵抗体１０は、例えば第６図に示す如く、厚
さ０．０５〜Ｑ、５ｍｍ程度の薄い銅板１１上に数ミク
ロン−数十ミクロン程度の厚さの抵抗層１２を蒸着ある
いはスパッタリング等により生成させて容易に実現する
ことができる。

このような抵抗層１２の生成は、ハイブリッドＩＣなど
で使用される薄膜抵抗の生成技術を利用できる。

ただし、一般の薄膜抵抗がきわめて小面積でかつ層方向
に電流を流すのに対し、本考案によるものは面積が大き
く電流も層を貫通するように流すのが大きな相違である
。

電流平衡用抵抗としての抵抗値は素子の順方向特性によ
り異なるが、１０−５〜１０−３４７程度を必要とし、
抵抗層１２の膜厚を正確にコントロールすることにより
所望の抵抗値をうろことができる。

第６図のような板状あるいは箔状の抵抗体１０を用いて
第５図のように半導体スタックを組みたてることより、
次のような利点が生ずる。

（１）抵抗器の接続を外部で行なう必要がなく、半導体
装置の大きさも直接並列接続する場合とほとんど変わら
ない。

（２）抵抗体１０の発熱は素子の冷却体５に吸収される
ので、特別な配慮が不要である。

（３）本考案に使用する抵抗体１０は、単に板状の抵抗
体を冷却体５と端子導体３の間に介挿して加圧接触され
て使用されるのでコストも非常に安い。

（市販の抵抗器のように端子、端子間の絶縁処理等全く
不要である。

）前述の利点２について重要なことは、抵抗体１０の挿
入位置を素子と反対側にすることである。

その理由は冷却体５の反対側に素子の発生損失の雀程度
の熱量が付加されても、フィン効果の関係で元の素子の
冷却にはほとんど影響を及ぼさないからである。

もし素子と冷却体５の間に抵抗体１０を挿入すれば、実
質的に素子の電圧降下刃吠きくなり、素子の温度上昇に
影響を与える。

しかし、使用率の小さい用途で平均電力損失の小さい場
合には、冷却体５と素子の間に抵抗体１０を挿入しても
十分使用できる。

第７図はこの考案の他の実施例を示す図である。

第７図においては、素子Ｄ１．Ｄ２．Ｄ３が冷却体２６
．２７によって加圧接触されており、端子導体２４と冷
却体２５の間に抵抗体１０が挿入されている。

以上述べたようにこの考案によれば、大電流素子の場合
においても電流平衡用抵抗の使用が容易となり、電流分
担の優れた並列接続回路を構成することができる。

なお、前述の電流分担の方法は、各素子に同一抵抗値の
抵抗体１０を挿入するものであるが、例えば順電圧降下
のバラツキが極端に大きい素子を並列接続する場合は、
順電圧降下の大きい素子側に抵抗値の低い抵抗体を、順
電圧降下の小さい素子・淘には前者より少し抵抗値の高
い抵抗体を挿入すればより効果は大きい。

また、上述の実施例では素子としてダイオードを使用し
た場合を例にあげたが、サイリスタ、双方向サイリスタ
、トランジスタ等の大電力用半導体装置のすべてに適用
できることは言うまでもない。

【図面の簡単な説明】

第１図乃至第３図は半導体素子を並列接続した場合の電
流分担を説明するための説明図、第４図は従来の半導体
装置を示す正面図、第５図は本考案の一実施例を示す正
面図、第６図は本考案の特徴とする抵抵体の一例を示す
正面図、第７図はこの考案の他の実施例を示す図であり
、ａ図は正面図、ｂ図は側面図である。図において、４および２４は端子導体、５，２５および
２６は冷却体、１０は抵抗体、Ｄｌ、Ｄ２およびＤ３は
ダイオードである。なお、図中同一符号は夫々同一または相当部分を示す。

Claims

【実用新案登録請求の範囲】

（１）冷却体と、この冷却体の一面に圧接される半導体
素子と、上記冷却体の他面に圧接される端子導体とから
なる積層体を複数個備え、上記各積層体の半導体素子を
並列接続してなるものにおいて、上記半導体素子と端子
導体との間に薄板状の抵抗体を介挿したことを特徴とす
る半導体装置。
（２）抵抗体は、銅薄板とこの銅薄板の一面に被着され
た抵抗層とからなることを特徴とする実用新案登録請求
の範囲第１項記載の半導体装置。