JPH0547475Y2 - - Google Patents
Info
- Publication number
- JPH0547475Y2 JPH0547475Y2 JP1986202406U JP20240686U JPH0547475Y2 JP H0547475 Y2 JPH0547475 Y2 JP H0547475Y2 JP 1986202406 U JP1986202406 U JP 1986202406U JP 20240686 U JP20240686 U JP 20240686U JP H0547475 Y2 JPH0547475 Y2 JP H0547475Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- flat semiconductor
- resistors
- diodes
- cooling fins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 38
- 238000001816 cooling Methods 0.000 claims description 22
- 238000005192 partition Methods 0.000 claims description 7
- 230000005855 radiation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000009423 ventilation Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Landscapes
- Rectifiers (AREA)
Description
【考案の詳細な説明】
[考案の目的]
(産業上の利用分野)
本考案は個々の半導体素子の順方向電圧降下の
違いによるアンバランス電流を調整する電流バラ
ンス用抵抗体を一体化した平形半導体スタツクに
関する。
違いによるアンバランス電流を調整する電流バラ
ンス用抵抗体を一体化した平形半導体スタツクに
関する。
(従来の技術)
例えば混合ブリツジ整流回路は、ダイオードと
サイリスタとを別々のアームに設けてブリツジ接
続する構成としたものであるが、この場合各アー
ム辺に1個のダイオード又はサイリスタを設ける
だけでは容量不足となるため、通常は複数個のダ
イオード又はサイリスタを並列接続して設けられ
ている。
サイリスタとを別々のアームに設けてブリツジ接
続する構成としたものであるが、この場合各アー
ム辺に1個のダイオード又はサイリスタを設ける
だけでは容量不足となるため、通常は複数個のダ
イオード又はサイリスタを並列接続して設けられ
ている。
第6図はこのような混合ブリツジ整流回路の接
続構成を示し、また第7図は第6図のダイオード
側のみを取出した接続構成を示すものである。第
6図において、Dはダイオード、SCはサイリス
タであり、ブリツジ回路の入力端には交流電源
ACが接続され、その出力端には直流線路P,N
が接続されている。また第7図において、11〜
16はダイオードである。
続構成を示し、また第7図は第6図のダイオード
側のみを取出した接続構成を示すものである。第
6図において、Dはダイオード、SCはサイリス
タであり、ブリツジ回路の入力端には交流電源
ACが接続され、その出力端には直流線路P,N
が接続されている。また第7図において、11〜
16はダイオードである。
ところで、このような整流回路において前述し
たように複数個のダイオードD又はサイリスタ
SCを並列接続した場合、各ダイオードD又はサ
イリスタSCの順方向の内部インピーダンスにバ
ラツキがあると、個々の順方向電圧降下の差によ
り並列接続された各回路にアンバランス電流が流
れる。このため、特定の素子に対してのみ電流が
流れ過ぎ、素子の破壊につながる。
たように複数個のダイオードD又はサイリスタ
SCを並列接続した場合、各ダイオードD又はサ
イリスタSCの順方向の内部インピーダンスにバ
ラツキがあると、個々の順方向電圧降下の差によ
り並列接続された各回路にアンバランス電流が流
れる。このため、特定の素子に対してのみ電流が
流れ過ぎ、素子の破壊につながる。
そこで、従来ではこのようなアンバランス電流
による素子の破壊を防止するため、内部インピー
ダンスの等しい半導体素子を選別し、これらの素
子を用いて並列回路間の順方向電圧降下に差がで
ないようにしたり、或いは各素子に直列に抵抗体
を接続して各回路のインピーダンスがほぼ等しく
なるようにしていた。
による素子の破壊を防止するため、内部インピー
ダンスの等しい半導体素子を選別し、これらの素
子を用いて並列回路間の順方向電圧降下に差がで
ないようにしたり、或いは各素子に直列に抵抗体
を接続して各回路のインピーダンスがほぼ等しく
なるようにしていた。
しかし、前者のように内部インピダンスの等し
い素子を選別するにはある程度の素子の数がなけ
れば成立せず、また保守等の対応が難しいという
問題があつた。また、後者のように各素子に対し
てバランス用の抵抗体を直列に接続するものでは
もともとこの抵抗がサイリスタやダイオードスタ
ツクには収納されていないため、抵抗体を取付け
るためのスペースを必要とし、また素子と抵抗体
とを接続する配線が必要となり、装置をまとめる
上で不利であつた。
い素子を選別するにはある程度の素子の数がなけ
れば成立せず、また保守等の対応が難しいという
問題があつた。また、後者のように各素子に対し
てバランス用の抵抗体を直列に接続するものでは
もともとこの抵抗がサイリスタやダイオードスタ
ツクには収納されていないため、抵抗体を取付け
るためのスペースを必要とし、また素子と抵抗体
とを接続する配線が必要となり、装置をまとめる
上で不利であつた。
(考案が解決しようとする問題点)
このように従来の半導体スタツクにおいて、
個々の半導体素子の内部インピーダンスのバラツ
キをなくすには素子の選別や各素子にバランス用
の抵抗体を直列に接続したりしなければならない
が、前者にあつては多数の素子がなければなら
ず、しかも保守等の対応が難しく、また後者にあ
つては抵抗体の取付けスペースや素子と抵抗体と
を接続する配線が必要となり、半導体スタツクを
装置としてまとめる上で不利になるという問題が
あつた。
個々の半導体素子の内部インピーダンスのバラツ
キをなくすには素子の選別や各素子にバランス用
の抵抗体を直列に接続したりしなければならない
が、前者にあつては多数の素子がなければなら
ず、しかも保守等の対応が難しく、また後者にあ
つては抵抗体の取付けスペースや素子と抵抗体と
を接続する配線が必要となり、半導体スタツクを
装置としてまとめる上で不利になるという問題が
あつた。
そこで、本考案はバランス用の抵抗体の取付け
スペースや配線を不要にして個々の半導体素子の
内部インピーダンスのアンバランスの補償を可能
にし、もつて全体を小形化できる平形半導体スタ
ツクを提供することを目的とする。
スペースや配線を不要にして個々の半導体素子の
内部インピーダンスのアンバランスの補償を可能
にし、もつて全体を小形化できる平形半導体スタ
ツクを提供することを目的とする。
[発明の構成]
(問題点を解決するための手段)
本考案は上記目的を達成するため、一直線上に
配置され且つ各々の両端部に冷却フインが取付け
られた第1の平形半導体素子および第2の平形半
導体素子と、これら第1および第2の平形半導体
素子の互いに対向する冷却フイン間に介挿して設
けられ且つそれぞれの端部に有する電極が第1お
よび第2の平形半導体素子に電気的に接続される
バランス用の抵抗体とを備え、前記第1および第
2の平形半導体素子並びに前記抵抗体の電極を圧
接してこれらを一体化すると共に電気的に直列に
接続し、さらに、前記第1および第2の平形半導
体素子との間に前記抵抗体からの放熱を遮断する
絶縁仕切り板を配設したものである。
配置され且つ各々の両端部に冷却フインが取付け
られた第1の平形半導体素子および第2の平形半
導体素子と、これら第1および第2の平形半導体
素子の互いに対向する冷却フイン間に介挿して設
けられ且つそれぞれの端部に有する電極が第1お
よび第2の平形半導体素子に電気的に接続される
バランス用の抵抗体とを備え、前記第1および第
2の平形半導体素子並びに前記抵抗体の電極を圧
接してこれらを一体化すると共に電気的に直列に
接続し、さらに、前記第1および第2の平形半導
体素子との間に前記抵抗体からの放熱を遮断する
絶縁仕切り板を配設したものである。
(作用)
従つて、このような構成の平形半導体スタツク
にあつては第1および第2の平形半導体素子の互
いに対向する冷却フイン間に両端部に電極を有す
るバランス用の抵抗体の電極部分を挟み込んでこ
れらを一体的に圧接するスタツク構成としたの
で、抵抗体の取付けスペースや配線が不要にな
り、個々の半導体素子の内部インピーダンスのア
ンバランスの補償を可能にして全体の小形化を図
ることができ、且つ、抵抗体と第1および第2の
平形半導体素子との間に絶縁仕切り板を配設した
ので、各平形半導体素子に対して比較的短い距離
で十分な断熱を行い、さらに、通風経路を分離す
ることにより、冷却効率を向上できるので、小さ
い設置スペースで信頼性を向上させることができ
る。
にあつては第1および第2の平形半導体素子の互
いに対向する冷却フイン間に両端部に電極を有す
るバランス用の抵抗体の電極部分を挟み込んでこ
れらを一体的に圧接するスタツク構成としたの
で、抵抗体の取付けスペースや配線が不要にな
り、個々の半導体素子の内部インピーダンスのア
ンバランスの補償を可能にして全体の小形化を図
ることができ、且つ、抵抗体と第1および第2の
平形半導体素子との間に絶縁仕切り板を配設した
ので、各平形半導体素子に対して比較的短い距離
で十分な断熱を行い、さらに、通風経路を分離す
ることにより、冷却効率を向上できるので、小さ
い設置スペースで信頼性を向上させることができ
る。
(実施例)
以下本考案の一実施例を図面を参照して説明す
る。
る。
第1図は本考案による平形半導体スタツクの構
成例を示すものである。第1図において、11お
よび14は適宜の間隔を存して同一軸線上に設け
られる平形半導体素子としての第1および第2の
ダイオードで、第1のダイオード11の両端部に
は冷却フイン31,32が、また第2のダイオー
ド14の両端部には冷却フイン33,34がそれ
ぞれの素子本体部を挟むようにして配設されてい
る。この場合、冷却フイン31,32は第1のダ
イオード11の両端面より、冷却フイン33,3
4は第2のダイオード14の両端面よりそれぞれ
軸方向に伸びる導電部を貫通させた状態で設けら
れている。そして、冷却フイン31を貫通する第
1のダイオード11の導電部端面には直流側線路
に接続される直流接続端子51が接続され、また
冷却フイン34を貫通する第2のダイオード14
の導電部端面には直流側線路に接続される直流接
続端子53が接続される。一方、21,24は第
1および第2のダイオード11および14の内部
インピーダンスの違いを補償するバランス用の抵
抗体である。この抵抗体21,24は第2図に示
すようにほぼコの字形に折曲して一体的に形成し
たもので、その抵抗体21,24側の端部には電
極61,62がそれぞれ取付けられ、また抵抗体
21,24の境界となる部分には交流電源側に接
続される交流接続端子52が接続されている。な
お、抵抗体21,24および電極61,64は抵
抗部材を構成している。このような抵抗部材の抵
抗体21,24は前述した冷却フイン32,33
の間にその電極61,62を冷却フイン32,3
3を貫通する第1および第2のダイオード11,
14の導電部に接触させ、且つ電極相互間に絶縁
座41を介在させて挿入される。
成例を示すものである。第1図において、11お
よび14は適宜の間隔を存して同一軸線上に設け
られる平形半導体素子としての第1および第2の
ダイオードで、第1のダイオード11の両端部に
は冷却フイン31,32が、また第2のダイオー
ド14の両端部には冷却フイン33,34がそれ
ぞれの素子本体部を挟むようにして配設されてい
る。この場合、冷却フイン31,32は第1のダ
イオード11の両端面より、冷却フイン33,3
4は第2のダイオード14の両端面よりそれぞれ
軸方向に伸びる導電部を貫通させた状態で設けら
れている。そして、冷却フイン31を貫通する第
1のダイオード11の導電部端面には直流側線路
に接続される直流接続端子51が接続され、また
冷却フイン34を貫通する第2のダイオード14
の導電部端面には直流側線路に接続される直流接
続端子53が接続される。一方、21,24は第
1および第2のダイオード11および14の内部
インピーダンスの違いを補償するバランス用の抵
抗体である。この抵抗体21,24は第2図に示
すようにほぼコの字形に折曲して一体的に形成し
たもので、その抵抗体21,24側の端部には電
極61,62がそれぞれ取付けられ、また抵抗体
21,24の境界となる部分には交流電源側に接
続される交流接続端子52が接続されている。な
お、抵抗体21,24および電極61,64は抵
抗部材を構成している。このような抵抗部材の抵
抗体21,24は前述した冷却フイン32,33
の間にその電極61,62を冷却フイン32,3
3を貫通する第1および第2のダイオード11,
14の導電部に接触させ、且つ電極相互間に絶縁
座41を介在させて挿入される。
このように第1および第2のダイオード11,
14の両端部に冷却フイン31と32,33と3
4を配設し、さらに冷却フイン32と33との間
に抵抗体21,24の電極61,62を絶縁座4
1を介在させて挟さみ込んでこれらをベース71
に取付けられた支持体81,82に絶縁座42,
43を介挿して一体的に圧接し支持させることに
より、第1および第2のダイオード11,14お
よび抵抗体21,24は電気的に直列に接続され
る。
14の両端部に冷却フイン31と32,33と3
4を配設し、さらに冷却フイン32と33との間
に抵抗体21,24の電極61,62を絶縁座4
1を介在させて挟さみ込んでこれらをベース71
に取付けられた支持体81,82に絶縁座42,
43を介挿して一体的に圧接し支持させることに
より、第1および第2のダイオード11,14お
よび抵抗体21,24は電気的に直列に接続され
る。
したがつて、このような構成とすれば、第1お
よび第2のダイオード11,14、冷却フイン3
1,32,33,34およびバランス用の抵抗体
21,24がスタツクとしてまとめられるので、
従来のように抵抗体の取付けスペースや素子と抵
抗体とを接続する配線が不要になり、全体の小形
化を図ることができる。
よび第2のダイオード11,14、冷却フイン3
1,32,33,34およびバランス用の抵抗体
21,24がスタツクとしてまとめられるので、
従来のように抵抗体の取付けスペースや素子と抵
抗体とを接続する配線が不要になり、全体の小形
化を図ることができる。
第3図は上記のような構成の平形半導体スタツ
クを用いたブリツジ整流回路を示すものである。
即ち、第3図においては前述した第1および第2
のダイオード11,14と抵抗体21,24の直
列回路を1アームとして用い、これらを図示する
ように3回路用いてブリツジ整流回路を構成して
いる。ここで、12,15および22,25は別
アームにおける前述と同一スタツク構成のダイオ
ードおよび抵抗体、13,16および23,26
も他の別アームにおける前述と同一スタツク構成
のダイオードおよび抵抗体である。
クを用いたブリツジ整流回路を示すものである。
即ち、第3図においては前述した第1および第2
のダイオード11,14と抵抗体21,24の直
列回路を1アームとして用い、これらを図示する
ように3回路用いてブリツジ整流回路を構成して
いる。ここで、12,15および22,25は別
アームにおける前述と同一スタツク構成のダイオ
ードおよび抵抗体、13,16および23,26
も他の別アームにおける前述と同一スタツク構成
のダイオードおよび抵抗体である。
したがつて、このような整流回路にあつては装
置全体の小形化を図り得ると共に各素子の内部イ
ンピーダンスの違いによる電流のアンバランスを
補償することができる。
置全体の小形化を図り得ると共に各素子の内部イ
ンピーダンスの違いによる電流のアンバランスを
補償することができる。
前記実施例では第1および第2のダイオード1
1,14に直列接続されるバランス用の抵抗体2
1,24として第2図に示すような構成とした
が、これを第4図に示すような構成、つまり抵抗
部材をV字形に屈折した部分を抵抗体21とし、
これにつながるV字形に屈折した部分を抵抗体2
4として一体的に形成したものであつてもよい。
1,14に直列接続されるバランス用の抵抗体2
1,24として第2図に示すような構成とした
が、これを第4図に示すような構成、つまり抵抗
部材をV字形に屈折した部分を抵抗体21とし、
これにつながるV字形に屈折した部分を抵抗体2
4として一体的に形成したものであつてもよい。
また、前記実施例では抵抗体21,24を第1
及び第2のダイオード11,14と同一軸線上の
冷却フイン32との間に挿入する場合について述
べたが、このような構成の場合抵抗体21,24
の発熱により風洞内の温度上昇を招くことにな
る。
及び第2のダイオード11,14と同一軸線上の
冷却フイン32との間に挿入する場合について述
べたが、このような構成の場合抵抗体21,24
の発熱により風洞内の温度上昇を招くことにな
る。
そこで、第5図に示すように抵抗体21,24
が第1および第2のダイオード11,14の風洞
から上方に外れた位置に配設されるようにその端
部の電極部分を長形にして冷却フイン32と33
との間に挿入し、抵抗体21,24の配設部に対
しては第1および第2のダイオード11,14の
上方に設けられた絶縁仕切板91により仕切ると
共に絶縁カバー92で覆う構成としたものであ
る。
が第1および第2のダイオード11,14の風洞
から上方に外れた位置に配設されるようにその端
部の電極部分を長形にして冷却フイン32と33
との間に挿入し、抵抗体21,24の配設部に対
しては第1および第2のダイオード11,14の
上方に設けられた絶縁仕切板91により仕切ると
共に絶縁カバー92で覆う構成としたものであ
る。
したがつて、このような構成とすれば、第1お
よび第2のダイオード11,14と抵抗体21,
24とが絶縁仕切板91および絶縁カバー92に
より分離されるので、抵抗体21,24の発熱に
よる影響を無くすことができる。
よび第2のダイオード11,14と抵抗体21,
24とが絶縁仕切板91および絶縁カバー92に
より分離されるので、抵抗体21,24の発熱に
よる影響を無くすことができる。
この他、上記各実施例ではダイオードを第1お
よび第2の平形半導体素子としてスタツク構成す
る場合について述べたが、サイリスタを第1およ
び第2の平形半導体素子とする場合にも前述と全
く同様にして実施できる。
よび第2の平形半導体素子としてスタツク構成す
る場合について述べたが、サイリスタを第1およ
び第2の平形半導体素子とする場合にも前述と全
く同様にして実施できる。
[考案の効果]
以上述べたように本考案によれば、第1および
第2の平形半導体素子の互いに対向する冷却フイ
ン間に両端部に電極を有するバランス用の抵抗体
の電極部分を挟み込んでこれらを一体的に圧接す
るスタツク構成としたので、抵抗体の取付けスペ
ースや配線が不要となり、個々の半導体素子の内
部インピーダンスのアンバランスの補償を可能に
して全体の小形化を図ることができる平形半導体
スタツクを提供することができる。また、抵抗体
と第1および第2の平形半導体素子との間に抵抗
体からの放熱を遮断する絶縁仕切り板を介在させ
ているので、各平形半導体素子に対して比較的短
い距離で十分な断熱をとることができ、且つ、通
風経路を分離して冷却効率を向上できるので、小
さい設置スペースで信頼性に優れた平形半導体ス
タツクを得ることができる。
第2の平形半導体素子の互いに対向する冷却フイ
ン間に両端部に電極を有するバランス用の抵抗体
の電極部分を挟み込んでこれらを一体的に圧接す
るスタツク構成としたので、抵抗体の取付けスペ
ースや配線が不要となり、個々の半導体素子の内
部インピーダンスのアンバランスの補償を可能に
して全体の小形化を図ることができる平形半導体
スタツクを提供することができる。また、抵抗体
と第1および第2の平形半導体素子との間に抵抗
体からの放熱を遮断する絶縁仕切り板を介在させ
ているので、各平形半導体素子に対して比較的短
い距離で十分な断熱をとることができ、且つ、通
風経路を分離して冷却効率を向上できるので、小
さい設置スペースで信頼性に優れた平形半導体ス
タツクを得ることができる。
第1図は本考案による平形半導体スタツクの一
実施例の構成を示す正面図、第2図は同実施例に
おける抵抗体の正面図、第3図は同実施例の平形
半導体スタツクを用いたブリツジ整流回路図、第
4図は本考案で使用される抵抗体の他の構成例を
示す正面図、第5図は本考案の他の実施例の構成
を示す正面図、第6図は従来の平形半導体スタツ
クを用いたブリツジ整流回路図、第7図は第6図
のダイオード側のみを取出して示す結線図であ
る。 11〜16……ダイオード、21〜26……抵
抗体、31〜34……冷却フイン、41〜43…
…絶縁座、51,53……直流接続端子、52…
…交流接続端子、61,62……電極、71……
ベース、81,82……支持体、91……絶縁仕
切板、92……絶縁カバー。
実施例の構成を示す正面図、第2図は同実施例に
おける抵抗体の正面図、第3図は同実施例の平形
半導体スタツクを用いたブリツジ整流回路図、第
4図は本考案で使用される抵抗体の他の構成例を
示す正面図、第5図は本考案の他の実施例の構成
を示す正面図、第6図は従来の平形半導体スタツ
クを用いたブリツジ整流回路図、第7図は第6図
のダイオード側のみを取出して示す結線図であ
る。 11〜16……ダイオード、21〜26……抵
抗体、31〜34……冷却フイン、41〜43…
…絶縁座、51,53……直流接続端子、52…
…交流接続端子、61,62……電極、71……
ベース、81,82……支持体、91……絶縁仕
切板、92……絶縁カバー。
Claims (1)
- 【実用新案登録請求の範囲】 同一軸線上に配置され且つ各々の両端部に冷却
フインが取付けられた第1の平形半導体素子およ
び第2の平形半導体素子と、 抵抗体を有し、この抵抗体のそれぞれの端部に
形成された電極が前記第1および第2の平形半導
体素子の互いに対向する冷却フイン間に介挿して
設けられた抵抗部材と、 前記抵抗体と前記第1および第2の平形半導体
素子との間に配設され、前記抵抗体からの放熱を
遮断する絶縁仕切り板とを備え、 前記第1および第2の平形半導体素子並びに前
記抵抗部材の電極を圧接してこれらを一体化する
と共に電気的に直列に接続する構成としたことを
特徴とする平形半導体スタツク。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986202406U JPH0547475Y2 (ja) | 1986-12-25 | 1986-12-25 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986202406U JPH0547475Y2 (ja) | 1986-12-25 | 1986-12-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63105359U JPS63105359U (ja) | 1988-07-08 |
JPH0547475Y2 true JPH0547475Y2 (ja) | 1993-12-14 |
Family
ID=31166757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1986202406U Expired - Lifetime JPH0547475Y2 (ja) | 1986-12-25 | 1986-12-25 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0547475Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5962412B2 (ja) * | 2012-10-05 | 2016-08-03 | 株式会社ソシオネクスト | ブリッジ整流回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5844599Y2 (ja) * | 1978-05-16 | 1983-10-08 | 三菱電機株式会社 | 半導体装置 |
-
1986
- 1986-12-25 JP JP1986202406U patent/JPH0547475Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63105359U (ja) | 1988-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6563211B2 (en) | Semiconductor device for controlling electricity | |
US4224663A (en) | Mounting assembly for semiconductive controlled rectifiers | |
US5671134A (en) | Inverter unit and inverter apparatus | |
US7888592B2 (en) | Bypass diode for photovoltaic cells | |
US4218694A (en) | Rectifying apparatus including six semiconductor diodes sandwiched between ceramic wafers | |
US4975825A (en) | Stacked power converter | |
JP2001267479A (ja) | 母線ヒートシンク | |
JP2000353778A (ja) | パワー半導体モジュール | |
US4583005A (en) | Solid state switch assembly | |
US7057275B2 (en) | Device with power semiconductor components for controlling the power of high currents and use of said device | |
US4975824A (en) | Power converter circuit board | |
US5119286A (en) | Modular circuit board | |
JPH0547475Y2 (ja) | ||
US4979090A (en) | Power converter circuit board | |
US9933461B2 (en) | Current-sensing assembly | |
US10229863B2 (en) | Phase module for a power converter | |
US2819435A (en) | Rectifier assemblies | |
JPH09135155A (ja) | 半導体装置 | |
CN114496955A (zh) | 电力变换装置 | |
JPH04147565A (ja) | 高温電池装置 | |
JP2003114241A (ja) | 分路抵抗器配置 | |
JPS62501882A (ja) | 積層半導体アセンブリ | |
JP2000295864A (ja) | 電力変換装置 | |
JP3092450B2 (ja) | アクティブフィルタの主回路配線方法 | |
EP3893378A1 (en) | Busbar with tailored perforation sizes to provide thermal path |