JPS5918680A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5918680A
JPS5918680A JP58115292A JP11529283A JPS5918680A JP S5918680 A JPS5918680 A JP S5918680A JP 58115292 A JP58115292 A JP 58115292A JP 11529283 A JP11529283 A JP 11529283A JP S5918680 A JPS5918680 A JP S5918680A
Authority
JP
Japan
Prior art keywords
region
layer
semiconductor device
dopant
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58115292A
Other languages
English (en)
Other versions
JPH0347593B2 (ja
Inventor
エリツク・ジヨセフ・ウイルデイ
ミツシエル・スチユア−ト・アドラ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS5918680A publication Critical patent/JPS5918680A/ja
Publication of JPH0347593B2 publication Critical patent/JPH0347593B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発　　明　　の　　背　　「１ この発明は電流ｖ１１止状態にある間、高い逆電圧を支
えることが出来る半導体装置、更に具体的に云えば、奇
生電流を減少りる為の表しくドープしＩＣ埋設層を持つ
この様な装置に関でる。
従来の典型的な高圧１．）　−ＮダイΔ−ドが、プロシ
ーディンゲス・Ａブ・す゛・１９７９１トドＥインター
ナシヨナル・ルクトロン・デバイス・ミーティング、第
２３８頁乃至第２４１頁所載のＪ。
Δ、アベルス及び１１．Ｍ、Ｊ、ヴイースの論文１゛高
圧辞層装置（ＲＥ　Ｓ　Ｕ　ＲＦ装置）」に記載されて
いる。この論文に記載された高圧１）−ＮダイＡ−ドは
、ｌ’　１．）　−ｊ形部ら軽度にドープした］）形基
板を持ら、この基板の頂部に薄いＮ−形のエピタ４−シ
ｐ　Ｒ／層がある。［−１）”Ｊ形、又は茗しくドープ
゛したＰ形の隔離領域がＮ−形エピタキシャル層の周縁
を取Ｉｎ＋／υぐいて、■〕−形基板基板体に接続され
Ｃいる。Ｐ４形隔離領域及びＰ−形暴板が一緒になつＣ
１１）　−ＮダイオードのＰ形陽横部分を構成りる。Ｎ
＋領領域１ビラキシ１グル層の上面の中心に入り込む。
Ｎ４領域がＮＵ−ビラキシ１シル層と共に、Ｉ）　−Ｎ
ダイオードのＮ形陰極部分を構成する。
従来の１）　−Ｎダイオードについて上に述べた構成で
は、欠陥がある。第１に、この様な複数個の１−）−Ｎ
ダイオードを、各ダイオードを独立にバイアスすること
が出来るという有利な特性を持つ半導体月利の１個のウ
ェーハに集積化りることが出来ない。これは各々のダイ
オードのＰ形陽横部分が同じ電位、即ち各々のＰ　−Ｎ
ダイオードの夫々の陽極部分と共通の領域を構成するＰ
−一基板電位を基準とじな番ノればならないからである
。２番目の欠陥は、従来のＰ−ＮダイＡ−ドについて上
に逐べ／ｊ　Ｉｌｌ成は、半導体材料の同じつ１−ハに
、この様なＰ−Ｎダイオードと共に、論理装置又はアナ
ログ半導体装置を集積化りることが出来ないことである
。これは、論理装置又はアナログ装置と１）　−Ｎダイ
Ａ−ドの両方に共通になる［）一基板が、論理又はアナ
ログ装置の適正な動作が出来る様にりる為に、つ」−ハ
の一番負の電位を基準とづる必要がある為Ｃある。然し
、Ｐ−Ｎダイオードの適正な動作には、そのＮ−陰極部
分が、Ｐ−一基板含むその１〕形陽極部分より、一層低
い電位（叩ち、ダイオードの同右の電圧に等しい分だ１
））にあることを必要とりるのｒ、両者の条ｆ１が合わ
ない。
−［に述べた欠陥は、Ｐ−Ｎダイオードの１）形陽棒部
分をＮ−エピタキシ１／ル層の上面からこの層の中に途
中まで入り込んぐ、ダイオードのＮ４隙極部分を取囲む
別個のＰ＋領域として構成することによって克服゛する
ことが出来る。然し、Ｐ−ＮダイＡ−ドに別個のＰ４陽
極部分を含めると、ダイオードに望ましくない寄生電流
が生ずる。
この様な１つの寄生電流が、Ｉ）　−Ｎダイオードが電
流導通状態にある時、別個の１〕十陽極部分とＰ−一基
板間に流れる。典型的には、この電流は伯の場合に達成
されるＩ）　−Ｎダイオード電流の大部分で構成され、
ダイオードの別個のＰ　＋陽極部分、Ｎ−］−ピタキシ
ャル層及びＰ−基板で構成された寄生Ｐ−Ｎ−Ｐトラン
ジスタの電流を構成りる。別の寄生電流が、１〕−Ｎダ
イオードが電流阻止状態にあつ゛て、ダイオードのＮ１
陰極部分に高い電圧が存在り゛る場合、別個の］〕１陽
１部分と））１３板の間に流れる。この場合、Ｎ−１ビ
タキシトル層に誘起される空乏領域が、Ｐ＋陽極部分及
び１〕−葉根を一緒に接続リ−る。この時、典型的にそ
うなる様に、Ｐ′ｌ陽極部分がＰ−一基板り十分高い電
位にバイアスされた時、これらの領域の間に寄生電流が
流れ、この為空乏領域の電位は１〕１陽極部分から１〕
−葉根へ申請に低下りる。この状態は空乏層のパンチス
ルーと呼ばれている。
上に述べた寄生電流が１）−ＮダイＡ−ドの電流密度を
小さくし、その熱損失を大きくづる。
前述の寄生電流は、１〕−ＮダイＡ−ドに、Ｐ＋陽極部
分の下方で、Ｎ−■ビタキシｔフル層と１つ一基板の間
にあるＮ＋　１埋設層Ｊ又はＮ４領域を導入づることに
より、大幅に減少し又はなくりごとが出来る。寄生Ｐ　
−Ｎ　−Ｐ　ｌ〜ランジスタに流れる寄生電流の場合、
Ｎ＋埋設層が寄生Ｐ　−Ｎ　−１ン１〜ランジスタの利
得を著しく減少さけるのぐ、この奇生電流のレベルは大
いに減少りる。その間を接続リ−る連続的な空乏領域が
存在することによつＣ１１〕→陽極部分から１〕−基板
へ流れるもう一方の奇生電流の場合、典型的には、Ｎ″
埋設層が、連続的な空乏領域の形成を妨げることにより
、この電流をなくり。然し、））　−ＮダイＡ−ドにＮ
＋埋設層を含めると、高い逆電圧がダイオードの両端に
印加された時（Ｆａｌｌら、Ｎ＋陰極領域がＰ″陽極部
分に対して高い電圧にバイアスされた時）、このダイオ
ードが電流を阻止゛する能力が破壊される。
この明細出で云う［高い電圧］とは、論理スイッチング
の用途とは対照的に、電力スイッチングの用途で使われ
る半導体装置で典型的にぶつかる様な約２０ボルトを越
える電圧を意味づ”る。従って、前述の奇生電流の問題
を解決し、然し高い逆電圧で電流を田十覆る容量を損わ
ずに保有づる様な半導体装置を提供覆ることが望ましい
。
従来の半導体の欠陥について以上説明したことは、特に
１）　−Ｎダイオードの場合であるが、１）−ＮダイＡ
−ドのＰ４陽極部分に対応するＰ＋ベース領域内にすっ
かり入るＮ＋Ｉミッタ領域があることを別とり−れば、
前述の１〕−ＮダイＡ−ドと構造的に同様な高圧Ｎ−Ｐ
−Ｎ　１〜ランジスタでも同じ（゛ある。
明　　の　　概　　要 従って、この発明の目的は、半導体材料の共通のつ、Ｌ
−ハに、当該半導体装置と共に集積化された他の装置に
対し−Ｃ無関係にバイアスすることが出来る様な高圧半
導体装置を提供することである。
この発明の別の目的は、半導体材料の共通のつＪ−ハ内
に当該半導体装置と共に集積化された論理又はアナログ
装置と共に適正に作用し得る高圧半導体装置を提供′す
゛ることぐある。
この発明の別の目的は、高い逆電圧ぐ電流を阻止りる能
力を保有しながら、寄生電流が問題に４にらないレベル
まで減少した高圧半導体装置を提供することである。
筒中に云うと、この発明の好ましい実施例では、半導体
装置がＰ−基板及び該Ｐ−一基板頂部にある薄いＮ−エ
ピタキシャル層を含む１〕−Ｎダイオードを構成する。
Ｐ＋隔離領域がＮ−エピタキシャル層の周縁を取囲むと
共に、Ｐ−一基板一体に接続されＣいる。Ｎ４陰極領域
がＮ−エピタキシャル層の上面からこの層の中心に入り
込む。１〕１陽極領域がその上面からＮ−１ビタキシャ
ル層に入り込み、Ｎ＋陰極部分を取囲む。Ｐ″陽極部分
の下りで］）一基板とＮ−エピタキシャル層の間にある
Ｎ″埋設層が、Ｎ４陰極部分を取囲む。別の１〕１領域
がその上面からＮ−エピタキシャル層に入り込み、Ｎ”
１１！極部分を取囲むと共に、Ｐ４°陽極部分によつ゛
Ｃ取囲まれる。導電通路が前記別の［）ｌ領域及びＰ−
一基板短絡り“る。Ｎ十埋設層が１’　−ＮダイＡ−ド
の寄生電流を減少し、前記別の１〕１領域がＰ−Ｎダイ
オードが高い逆電圧で電流を阻止゛りることか出来る様
にする。
この発明の要旨は特許請求の範囲に具体的に月つ明確に
記載しであるが、この発明は以下図面について説明づる
所から、更によく理解されよう。
詳　　細　　な　　記　　載 第１図にはこの発明の好ましい１実施例にＪ、るｉ２　
ｆｆ　Ｐ　’　Ｎダイ；ｔ　−ト１０が示されＣいる。
１〕−ＮダイΔ−ド１０は、半導体材料、好ましくはシ
ＩＪ　′−１ンのウェーハ１２の中に埋込まれ゛（い（
，１）一基板１４及びＮ−エビタギシャル層１６を含ん
ひおり、図では全体的に円檄形に示しであるが、この他
の形にしてもよいことは当業者に明らかであろう。ウェ
ーハ１２（ま他の１）　−ＮダイＡ−ドの様なこの他の
半導体装置を含んでいてよい。Ｐ−Ｎダイオード１０が
この様な他の全−ｃａ′）装置がら１）＋隔離領［１８
によって隔離されでいる。［〕４隔離領域１８はｌ）　
−Ｎダイオード１ｏの周縁を取囲んでいて、１〕一基板
１４に一体に接続されている。
１）−ＮダイＡ−ド１０が、Ｎ″′エビタギシャル層１
６の上面の内側、好ましくは中心から、エピタキシャル
＠１６に入り込むＮ＋陰極領域２２を含む。史にＰ−Ｎ
ダイオード１０が、Ｎ″′エビタキシレル層１６の上面
からこの層の中に入り込んぐ、Ｎ＋陰極領域２２を取囲
むＰ４陽極領域２０を含む。この発明では、ト）−Ｎダ
イＡ−ド１０がＮ１埋設層２４及びＰ＋領域２６の両方
を含／Ｖでいる。Ｎ４埋設層２４は、１〕１陽極領域２
０の下プＪぐ、Ｎ−−［ピタキシｔフル層１６及び］−
）−基板１４の間にあって、Ｎ＋陰極領域２２を取囲／
υでいる。１〕１領域２６がＮ−、：［−ビタキシャル
層１６の上面からこの層に入り込み、Ｐ−Ｎ接合３４を
形成りる。１）１ηｊ域２６はＮ＋陰極領域２２を取囲
むと共に、Ｐ４陽極領域２０によって取囲まれＣいく）
。ｌ”ｆＪｌ域２６は、図示の特定の実施例では、それ
が導体２８を介し−ＣＦ）４隔離領域１８に電気的に’
Ａｕ　１ｇされていて、領域１８が１〕一基板１４に一
体に接続され（いるので、Ｐ−基板１４がどんな電位に
バイアスされＣいても、この電位にバイアスされる。
１）−ＮダイＡ−ド１０にＮ＋埋設層２４が存在りるこ
とにより、それがない場合には１）＋陽極領ｌｉｄ　２
０と１〕−吊板１４の間に流れる寄生電流が大幅に減少
し又はなくなる。（この奇生電流については前に発明の
詳細な説明した。）然し、領域１８．２６が１〕一基板
１４と同じ電位を持つので、１）ｌ陽極領域２０ど各々
の１）４隔１１１領域１８及び１−）＋領域２６との間
に、望ましくない程の高いレベルの別の奇生電流が存在
し得る。こういう別の奇生電流を減少りる為、領域２０
及び２６０間の間隔Ｙ１及び領域１８及び２０の間の間
隔Ｙ２は十分大きくリベきである。
（）４領域２６が１〕−ＮダイＡ−ド１０に設置ノられ
ていない場合、Ｎ　４埋設層２４が存在りることによっ
て、Ｎ＋陰極領域２２と１〕→“陽極領域２０の間に高
い逆電圧がある時、ｌ−）　−Ｎダイオード１０が電流
を阻止づる能力が破壊される。これは、ダイＡ−ド１０
が電流導通状態にある時にｌ）１陽極領ＩｆＬ２０より
も幾分低い電位にあるＮ＋埋設領域２４が、ダイオード
１０が電流阻止状態に切換えられた時に高い正の電位に
バイアスされるＮ″陰穫領域２２に対して、層２４の電
位がＮ４陰極領域２２の電位に上背りるまぐ、電子を送
出りからひある。この為、１〕４陽極領域２０どＮ４埋
股層２４との間にあるＮ−エピタキシャル層１６の部分
ｌどけしか、１）−ＮダイＡ−１１００両端の高い逆電
圧を支え又は「降下」させる為に残らない。
Ｎ−■ビタキシャル層は典型的には厚さが１００ミク１
１ン稈度であるから、Ｎ−Ｉピッキシ１ノル層のこの部
分は必然的に絶縁破壊し、高い逆電圧を支えることが出
来ない。適当に（例えば１）一基板１４と同じ電位に）
バイアスされたＰ＋領域２６が存在りると、］〕）領域
２６及びＮ＋陰極領域２２の間にあるＮ−上ビタキシャ
ル層１６の部分が、Ｎ＋隘極領域２２とＰ＋陽極領域２
０の間の逆電圧の略全部を支える。従って、それがなり
ればＮ４埋設層２４を入れたことによっ−Ｃ失われる、
高い逆電圧がある時の１〕−ＮダイＡ−ド２０が電流を
阻止する能力が、適当にバイアスされた［）＋領域２（
５を入れたことによって、回復される。この現象並びに
この発明のその他の細部は、１）−ＮダイＡ−ド１０に
破線で書込んだ説明用の回路図につい°（゛説明りれば
、更に理解し易い。
この説明用の回路図で、ダイオード３０は、１）４陽極
領域２０ど、Ｎ−エピタキシャル層１６及びＮ″埋設層
２４の組合せとによって形成される固イ１の１）−Ｎダ
イＡ−ドを表わ′ｒＪ。２重グー１−接合電界効果トラ
ンジスタ（Ｊｌ−ト１）３２は、Ｎ４埋設層２４Ｌｌｌ
二［ニー１−３２のソースＳ）、Ｎ−］、ピタキシャル
層１６（ＪＦにＴ　３３２のドレインＩ））、Ｐ４領域
２６及びＰ−基板１４（ＪＥ　ｌ三重　３２の２重ゲー
ト）によつ（形成される固有のＪ　Ｆ　Ｅ　ｌ−を表わ
り。Ｊ　ｒ：Ｅ　’Ｉ−３２のドレイン１〕が固有の直
＋ｌｊ抵抗３３によってＮ＋陰極領ＩＩ！ｔ２２に接続
される。この抵抗の値はＮ゛エピタキシＶル層１６の比
抵抗と、Ｎ＋陰極領域２２及びｌ）　ｌ陽極領域２０の
間の電圧とに関係りる。
１）　−ＮダイＡ−ド１０が電流導通状態から電流阻止
状態に切換ねると（即ち、ダイオード１０が逆バイアス
されると〉、Ｎ＋陰極領域２２の電位は、典型的には敬
白ボルトも、Ｐ＋陽極領域２０の電位より高い値に上昇
する。］〕−ＮダイＡ−ド１０の電流導通状態の間、Ｐ
＋陽極領Ｉｆ１．２０Ｊ、り若干低い電位（例えば、ｌ
）　−Ｎダイオード１０の固有の電位に略等しい分だけ
）バイアスされているＮ４埋設層２４が、高い電位にあ
るＮ−１陰極領１或２２に電子を送出り。従つＵ、Ｎ＋
埋設Ｆ１２４の電位は前の値より高い値に上昇づるが、
この埋設層からＮ＋陰極領域２０への電子の流れがＪｌ
−ＥＴ３２によつ゛Ｃピンチオフされる様な値まＣぐあ
る。
、ノ１ニド１３２のピング−Ａフが起るのは、Ｎ’埋設
層２４（即ちＪ　Ｆ　Ｉ三１−３２のソースＳ）が、１
’）−１領域２６及び１〕−基板１４（即らＪ　Ｆ　Ｅ
　−１３２のゲート）の電位より十分高い電位になつＣ
１下記の２つの状態、即ち、（１）Ｐ−Ｎ接合３４．３
６の間にあるＮ−上ピタギシャル層１６に連続的４Ｔ空
乏領域が形成される様な程度に、ｌ〕−Ｎ接合３４．３
６が逆バイアスされ、（２）この領域の電位がＮ４埋設
層２４の電位に較べで低くなる状態を達成する時である
。Ｎ＋埋設領域２４から接合３／１．３６の間にある領
域までの電位降下が、それがなＧノればＮ＋陰極領域２
２に流れる様な、埋設層２４からの電子に対し°Ｃ，電
位障壁となる。
Ｎ→ｌｉｐ設層の電位が、上に述べた２つの状態がもは
や存イ［しなくなる様な値まで低下りると、Ｊ　Ｆｌ二
’１３２はもはやピンチＡ）ぐはなくなり、Ｎ’埋設層
２４からの電子電流をＮ　＋陰極領域２２へ導電させる
ことが出来る。
［）−Ｎダイオード１０が電流阻止状態から電流導通状
態に切換わると、Ｎ→埋設層２４の電位は強制的にＰ＋
陽極領域２０の電位より若干低い値（即ち、Ｐ　−Ｎダ
イオード３０の固有の電位だ（〕）゛に下げられる。こ
れによつＵＪＦＥＩ　　３２のピンチオフに対する前述
の状態がなくなり、Ｊ　Ｆ　ＩＥ］−３２はＮ＋埋設層
２４からの電子をＮ−陰極領域２２へ導通さＵることが
出来る。
１つ−Ｎダイオード１０が電流導通状態にある時にＪ　
Ｆ　Ｅ　−ｒ　　３２のピンチオフ状態が確実になくり
様にＪるのを助りる１つの方法は、１）１領域２６を１
）一基板１４より高い電位にバイアスすることである。
例えば、（導体２８及び［）＋隔離領域１８を介して）
図示の様に１〕一基板１４に接続りる代りに、１〕１領
域２６を電圧源（図に示しＣない）に接続することが出
来る。然し、１）１領域２６の電位は、Ｐ−葉根１４の
電位よりあまり高くリベぎＣはない。これは、１）−Ｎ
ダイＡ−ド１０が電流阻止状態にある時、１〕１領域２
６及びＮ＋陰極領域２２の間にあるＮ−エピタキシャル
層１６の部分の電圧降下が、それに対応しく小さくなる
からである。この代りに、Ｎ＋埋設層２４と同様な別の
Ｎ４埋設領域３８（その境界を破線ぐ示し−Ｃある）を
設りて、Ｉ−）４領域２６及び１〕−葉根１４の間に連
続的な空乏層が形成されるのを禁止することか出来る。
１、）　−ＮタイＡ−ド１０によって達成される重要な
利点は、つ１−ハ１２に製造された論理又はアノＬｉグ
装買と共に、適正に作用し得ることであり、これは［〕
一基板１４がウェーハ１２の最も負の電位と同じ電位で
あることを必要とする。こういうことが可能であるのは
、１−）＋陽極領域２０及びＮ５陰極領域２２の両りを
］〕一基板１４とは独立にバイアスすることか出来る為
である。Ｐ−ＮダイＡ−ド１０によって達成される別の
重要な利点は、ウェーハ１２に集積化された他の高圧装
置に対しく無関係にバイアスすることが出来ることであ
る。
１）−Ｎダイオード１０によつＵ！成される更に別の重
要な利点は、１〕−Ｎダイオード１０が電流阻止状態に
ある時に生ずるＮｉ埋設層２４の最高電位が、低い値、
例えばｊＪ４陽極領域２０の電位より１０乃至５０ボル
ト高い値に制限され）は、固有のＰ　−Ｎダイオード３
０が低電圧ダイオードを構成りることが出来ることであ
る。この範囲の電圧は、電力スイッチング装置と対照的
に、論理スイッチング装置に利用される典型的な電圧で
ある。
低電圧ダイオードは、高電圧ダイオードより一層高い精
度で一層容易に製造り−ることか出来、従って、製造さ
れたＰ−Ｎダイオード１０のバッチは一層一貫性をもつ
−Ｃ同様にすることが出来る。
第２図にはこの発明の別の好まいし実施例によるＰＮダ
イオード５０が示されている。ｌ−）　−ＮダイＡ−ド
５０は、Ｎ１埋設層６４ど一体に接触りるＮｉシンカ領
域５２．５４が設置ノられ（−いることを別にすると、
（〕−Ｎダイオード１０（第１図）と略同じ構成である
。Ｎｉシンカ領域５２．５４を設りたことにより、（前
に奇生電流の流れについＣ第１図に説明した間隔Ｙ１及
びＹ２に対応する）間隔Ｙ３及びＹ４を減少し、こうし
−Ｕ　ｌ’　−ＮダイＡ−ド１０より更に小さな寸法を
持つことの出来る］）−Ｎダイオード５０が得られる。
Ｎ＋シンカ？ＪｊＭ５２．５４は夫々Ｎ−エピタキシ１
１ル層６２の１面からこの層に入り込み、Ｎ　＋ｌ！ｌ
！　Ｈｕ　’２６４と一体に接触し′Ｃ終端づる。Ｎ４
シンノＪ領域５２がＮｉ陰極領域６６及び１〕１陽極領
域５Ｂの両力を取囲むと共に、Ｐ４隔離領域６０によつ
−（１反間まれている。Ｎ’シンカ領域５４がＮ１陰極
領ｔａ　６６並びに１〕１領域５６を取囲むと１丸に、
Ｐ″。
陽極ｔｆｌ戚５８によって取囲まれ−ＣしＡる。
第に３図には、この発明の更に別の好ましくＸ実施例に
よりＮ−１３−Ｎｉ−ランジスタフ０が力（されでいる
。Ｎ−Ｐ−Ｎｉ−ランジスタフ０４ま、Ｐ−ＮダイＡ−
−ド１０の１）°ｌ陽極領域２０に対応１゛る１〕１ベ
ース領域７／ｌにＮ４−［ミッタ領Ｉｔ１．７２　ｈ＜
　ｉｎζ敗され（いることを別と゛りれば、ｌ）−Ｎダ
イＡ−ド１０（第１図）と略同じ構成である６Ｎ＋領１
或８２が−ｌレクタ領域とし゛（゛作用゛りる。
Ｎ−Ｐ−Ｎ　ｌ〜シランスタフ０Ｇま３つの動イ乍状態
をとり１ｑる。（１）電流阻止状ｔｒ！、？′は、固り
のＪトＥ’ｒ’７８が、ダイオード１０が電流阻止状態
にある時のＰ−Ｎダイオード１０（第１図）のＪＦ［Ｔ
ａ２のピンチオフ状態と同様にピンチオフになる。（２
）飽和状態では、Ｎ　＋埋設層８０が強制的にＮ１エミ
ッタ領域７２の電位より約０゜１ポルｌ−高くなり、Ｊ
ＦＥＩ　７８が、ダイオード１０が電流導通状態にある
時の１］−ＮダイＡ−ド１０のＪＦＥＩ　　３２の導電
状態と同じ様に、電子を導通り゛る。（３）作動状態で
は、Ｊ　ｌ＝　Ｅｌ’８２が全面的にピンチオフにむる
ことも全面的（こ導電り゛ることもない。
Ｎ　、　Ｉ）　−Ｎ　ｌ−ランジスタフ０が作動状態に
ある時、Ｎ４エミツタ７２がＮｉ埋設層８０に電子を注
入し、層８０の正の電位を下げると共に、ＪトＥＴ７８
のピンチオフに必要な２つの状態、叩ら、（１）Ｐ→゛
領域１０２と１〕一基板１０３の間の領域に対する電子
の流れに対する電位障Ｗを’４くずこと、並びに（２）
この領域の空乏区域の範囲を縮小り°る。従って、ＪＦ
［Ｅｉ’　　７８は導電度が一層高い状態へ自己バイア
スされる。その結果、Ｎ’゛埋設層８０からＮ４＝ルク
タ領域８２への電流の流れが増加し、これがＮ″エミッ
タ領ｊ或７２からＮ１埋設層８０への対応した電子流の
流ｔしを伴わない場合、Ｎ″埋設層８０の正の電（鉦を
高め、この為ＪＦＥＴ　　７８がピンチオフする傾向を
強める。ＪＦＥ”ｌ’　　７８をバイアスすること（こ
より、この様な相反する２つの傾向の結果として、Ｊ「
Ｅ−１’　　８０がＮ”ｌ−ミッタ領域７２１〕−らＮ
１埋２層８０を介してＮ４コレクタ領域８２へ連続ｒ白
な電子電流な導通さＵる安定な動作点に達する。
Ｎ　−１’　−Ｎ　１−ランジスタフ０は固イ１の低電
圧Ｎ−１−）　−Ｎ　１〜ランジスタ８４（破線で承り
）を持っており、この為、略同−のＮ−Ｐ−Ｎ１〜ラン
ジスタフ０のバッチを容易に製造することが出来る。
Ｎ−１）−Ｎｌ−ランジスタフ０を飽和状態で動ｆ１三
さｌる場合、ｌ）　−Ｎダイオード１０（第１図）゛ぐ
、その間隔Ｙ１及びＹ２によって減少しｌご奇生電流に
対応する奇生電流を減少する為に、間隔Ｙ５及びＹ６は
十分大きく保つべきである。Ｎ　−Ｉ）　−Ｎ１〜ラン
ジスタフ０に代る好ましい実施例では、第４図ニ４、す
Ｎ−１）−Ｎ　Ｉ−ランシスタ１２０がＮ１シンカ領域
１２２．１２４を含んぐい（、（Ｎ−１）−Ｎｌ〜ラン
ジスタフ０の間隔Ｙ５及びＹ６に人々対応りる）間隔Ｙ
７及びＹ８を減少りることが出来る様にし、この結果一
層まとまりのＪ、いＮ−Ｐ　−Ｎ　トランジスタ１２０
が得られる。
こ）に説明した半導体装置を製造りる時、Ｎ−エピタキ
シャル層の上面からこの層に夫々入り込む種々の領域の
各々は、拡散方法又はイオン注入方法によって適当に形
成される。ｆｉ’７１様に、上に述べたＮ−Ｐ−Ｎ　ト
ランジスタのＮ４Ｊミツタ領域は、拡散方法又はイオン
注入方法によって形成覆ることが出来る。Ｎ’埋設層は
、基板の上に人々のＮ−エピタキシャル層を成長させる
前に、夫々の１）−Ｗ板の上面にＮ形の不純物ドープ剤
をイオン注入することにより、適当に形成される。１）
−ＮダイＡ−ド１０（第１図）のＮ１領３ｔ１．３　Ｂ
は、今述べたＮ＋埋設層と同じ様に適当に形成される。
この弁明実施する為に考えられる最善の様式ぐは、装置
が遅成し？ｒＪる逆電圧を最大にづる為に、こ）に説明
した装置のＮ−］ニビタギシャル層のドーピング湯度並
びに厚さの積は縮小表面電界（１＜［Ｓ　Ｕ　ＲＦ　）
技術に従って選択づべきである。１＜［Ｓ　Ｕ　Ｉ＜　
Ｆ技術の詳細は、例えば前掲のＪ、△。
アベルス及びＩ−１，Ｍ、Ｊ、ヴイースの論文、並びに
ブ［１シーデインゲス・オブ・ザ・１９８０１トド１三
パワー・エレクトロニクス・スペシャリスツ・＝ｌンフ
ン７レンス、第１６４頁乃至第１６７頁所載のＳ、ＴＩ
クラップＢ、シンガー及び［、スタフｆの論文［高密度
電力用横り向ＤＭＯ８ｔ−ランジスタの層重、１に記載
されている。
以上、論理及びアナ上１グ装置を含む他の半導体装置と
共に共通の半導体つ］−−ハに集積化することが出来、
ウェーハ内の各々の装置を独立にバイアスづることの出
来る高圧半導体装置の種々の実施例を説明しｌこ。更に
高圧半導体′３Ａ首は、目立つ程のレベルの内部寄生電
流を伴わずに、高い逆電圧で電流を阻止することが出来
る。
この発明を特定の実施例について説明したが、当業者に
はいろいろな変更が考えられよう。例えば、Ｎ形材判の
代りに１〕形材料を使い或いはその逆の選択を゛りる相
補形半導体装置を作ることが出来る。従っで、特許請求
の範囲の記載は、この発明の範囲内に含まれるこの様な
全Ｃの変更を包括するものと承知されたい。
【図面の簡単な説明】
第１図は半導体ウェーハのくさび形部分の斜視図であり
、この発明のＰ−ＮダイＡ−ドの■１部を示１ど共に、
説明用の回路図が破線でダイオードに重ねて記されてい
る。第２図は第１図と同様な図であって、この弁明の別
の実施例の１）−Ｎダイオードの細部を示す。第３図は
第１図と同様な図であって、この発明のＮ−Ｐ−Ｎｔ−
ランジスタの細部を示しており、説明用の回路図が破線
ｉ〜ランジスタに重ねＣ記入されている。第４図は第１
図と同様な図であって、この発明の更に別の実施例のＮ
　−Ｐ　−Ｎ　トランジスタの細部を承づ゛。 主な符号の説明 １４：基板 １６：エピタキシャル層 １８：隔離領域 ２０：陽極領域 ２２：陰極領域 ２４：埋設層 ２６：Ｉ）４領域 ２８：導体 特許出願人 ゼネラル・エレクトリックノｊンパニイ代理人　（７６
３０）生　沼　徳　ニ

Claims (1)

  1. 【特許請求の範囲】 １）−１５（Ｉ）８を類のドープ剤を持つバルク基板、
    該基板の頂部に配置されていて反対の種類のドープ剤を
    もつ層、前記基板と同じ種類のドープ剤を持っ（いて、
    該基板に一体に接続ぎれて前記層の周縁に接す゛る隔離
    領域、前記層の上面の内側から前記層に入り込む前記反
    対の種類のドープ剤を持つ第１の領域、該第１の領域を
    取囲んでいで、前記層の上面ｉｐ　ｒら前記層に入り込
    む前記−万の種類のドープ剤を持つ第２の領域を持つ形
    式の半導体装置に於゛Ｃ１前記第２の領域の下方ぐ、前
    記第１の領域を取囲む様に、前記層及び基板の間に配置
    された前記反対の種類のドープ剤を持つ第３の中域と、
    前記層の上面から前記層に入り込む前記−力の種類のド
    ープ剤を持つ−Ｃいて、前記第１の領域を取囲むと共に
    前記第２の領域によって取囲まれＣいる第４の領域と、
    該第４の領域を前記基板の電位に近い電位にバイアスし
    て、半導体装置ｈ’市流μｌ　＋１−状態にある時、前
    記第１及び第２の領域の間に達成し得る最高電圧を高め
    る手段とを右づる半導体装置。 ２、特許請求の範囲１）に記載した半導体装ｉ醒に於Ｃ
    １前記層の上面から前記層に入り込ｌυで０て、前記第
    ３の領域と一体に接触して終端する前記反対の種類のド
    ープ剤を持つ第５の領域を有し、該第５の領域は前記第
    ２の領域を取囲むと共に前記隔離領域によって取囲まれ
    ている半導体装置。 ３）特許請求の範囲２）に記載した半導体装置に於Ｃ１
    前記層の上面から前記層に入り込／ｖでし１（、前記第
    ３の領域と一体に接触して終端し−Ｕｌｚ）る前記ｔ５
    Ｌス・１０種類のドープ剤を持つ第６の領１或を有し、
    該第６の領域が前記第４の領域を取［ｉｌｌむと共に前
    記第２の領域によって取囲まれて０る刈（シ９体装首。 ４）特許請求の範囲１〉に記載した半導体装置に於て、
    前記層及び基板の間Ｃ１前記第４の領域の下７’ｊ　Ｃ
    １前記第１の領域を取囲むと其に前記第３の領域によっ
    て取囲まれる様に配置されｌこ、前記反え］の種類のド
    ープ剤を持つ別の領域を石りる半導体装置。 ５）特許請求の範囲１）又は２）に記載した半導体装置
    に於Ｃ１前記反対の種類のドープ剤を持つ別の領域が完
    全に前記第２の領域内に形成されていて、その上面から
    前記第２の領域に入り込み、前記第１の領域を取囲む半
    導体装置。 ６）特許請求の範囲１）に記載した半導体装置に於て、
    前記第４の領域をバイアス乃る手段が、前記第４の領域
    及び隔離領域を互に接続りる導体′Ｃ構成される半導体
    装置。 ７）特許請求の範囲１）に記載しｌｃ半導体装置に於て
    、前記一方の種類のドープ剤が］）形であり、反対の種
    類のドープ剤がＮ形である半導体装置。 ８）特許請求の範囲７）に記載した半導体装置に於−Ｃ
    １半導体装置がシリコン半導体月利で構成されでいる半
    導体装置。
JP58115292A 1982-07-01 1983-06-28 半導体装置 Granted JPS5918680A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/394,346 US4494134A (en) 1982-07-01 1982-07-01 High voltage semiconductor devices comprising integral JFET
US394346 1982-07-01

Publications (2)

Publication Number Publication Date
JPS5918680A true JPS5918680A (ja) 1984-01-31
JPH0347593B2 JPH0347593B2 (ja) 1991-07-19

Family

ID=23558559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58115292A Granted JPS5918680A (ja) 1982-07-01 1983-06-28 半導体装置

Country Status (5)

Country Link
US (1) US4494134A (ja)
EP (1) EP0098383B1 (ja)
JP (1) JPS5918680A (ja)
CA (1) CA1200323A (ja)
DE (1) DE3368814D1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942440A (en) * 1982-10-25 1990-07-17 General Electric Company High voltage semiconductor devices with reduced on-resistance
JPS5994453A (ja) * 1982-10-25 1984-05-31 ゼネラル・エレクトリック・カンパニイ オン抵抗を低減した高圧半導体デバイス
US4729008A (en) * 1982-12-08 1988-03-01 Harris Corporation High voltage IC bipolar transistors operable to BVCBO and method of fabrication
US4573065A (en) * 1982-12-10 1986-02-25 At&T Bell Laboratories Radial high voltage switch structure
US4862242A (en) * 1983-12-05 1989-08-29 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
GB2174540B (en) * 1985-05-02 1989-02-15 Texas Instruments Ltd Intergrated circuits
US4755697A (en) * 1985-07-17 1988-07-05 International Rectifier Corporation Bidirectional output semiconductor field effect transistor
US4661838A (en) * 1985-10-24 1987-04-28 General Electric Company High voltage semiconductor devices electrically isolated from an integrated circuit substrate
US4890150A (en) * 1985-12-05 1989-12-26 North American Philips Corporation Dielectric passivation
US4685040A (en) * 1985-12-06 1987-08-04 General Electric Company Integrated circuit for controlling power converter by frequency modulation and pulse width modulation
US4733104A (en) * 1985-12-06 1988-03-22 General Electric Company Integrated circuit for controlling power converter by frequency modulation and pulse width modulation
US4808547A (en) * 1986-07-07 1989-02-28 Harris Corporation Method of fabrication of high voltage IC bopolar transistors operable to BVCBO
US4868921A (en) * 1986-09-05 1989-09-19 General Electric Company High voltage integrated circuit devices electrically isolated from an integrated circuit substrate
US4998160A (en) * 1989-01-23 1991-03-05 Motorola, Inc. Substrate power supply contact for power integrated circuits
US5155568A (en) * 1989-04-14 1992-10-13 Hewlett-Packard Company High-voltage semiconductor device
US5245261A (en) * 1991-10-24 1993-09-14 International Business Machines Corporation Temperature compensated overcurrent and undercurrent detector
US5237262A (en) * 1991-10-24 1993-08-17 International Business Machines Corporation Temperature compensated circuit for controlling load current
US5543632A (en) * 1991-10-24 1996-08-06 International Business Machines Corporation Temperature monitoring pilot transistor
JPH06188372A (ja) * 1992-07-20 1994-07-08 Philips Electron Nv 集積半導体回路
US6242787B1 (en) * 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US6831331B2 (en) 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
DE19917155C1 (de) * 1999-04-16 2000-06-21 Bosch Gmbh Robert Schutzvorrichtung gegen elektrostatische Entladungen
DE10028008A1 (de) * 2000-06-06 2001-12-13 Bosch Gmbh Robert Schutzvorrichtung gegen elektrostatische Entladungen
US7888768B2 (en) * 2006-01-09 2011-02-15 Fairchild Korea Semiconductor, Ltd. Power integrated circuit device having embedded high-side power switch
US7882902B2 (en) * 2006-11-17 2011-02-08 Weatherford/Lamb, Inc. Top drive interlock
JP5764742B2 (ja) * 2010-05-17 2015-08-19 パナソニックＩｐマネジメント株式会社 接合型電界効果トランジスタ、その製造方法及びアナログ回路
US9263438B2 (en) * 2012-03-22 2016-02-16 Fairchild Semiconductor Corporation Apparatus related to a diode device including a JFET portion
US9006833B2 (en) * 2013-07-02 2015-04-14 Texas Instruments Incorporated Bipolar transistor having sinker diffusion under a trench
EP3041052A1 (en) * 2015-01-05 2016-07-06 Ampleon Netherlands B.V. Semiconductor device comprising a lateral drift vertical bipolar transistor
KR20170059706A (ko) 2015-11-23 2017-05-31 페어차일드코리아반도체 주식회사 전력 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5224465A (en) * 1975-08-20 1977-02-23 Sanken Electric Co Ltd Schottky barrier semiconductor device
JPS5320774A (en) * 1976-08-09 1978-02-25 Philips Nv Semiconductor device
JPS562672A (en) * 1979-06-20 1981-01-12 Shindengen Electric Mfg Co Ltd Schottky barrier diode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878551A (en) * 1971-11-30 1975-04-15 Texas Instruments Inc Semiconductor integrated circuits having improved electrical isolation characteristics
US4003072A (en) * 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
US3812405A (en) * 1973-01-29 1974-05-21 Motorola Inc Stable thyristor device
IT1063522B (it) * 1976-06-25 1985-02-11 Ates Componenti Elettron Diodo a semiconduttore con anello collettore per circuito integrato monolitico
JPS5367368A (en) * 1976-11-29 1978-06-15 Sony Corp Semiconductor device
JPS5596675A (en) * 1979-01-19 1980-07-23 Nec Corp Semiconductor device
JPS568874A (en) * 1979-07-04 1981-01-29 Pioneer Electronic Corp Bipolar transistor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5224465A (en) * 1975-08-20 1977-02-23 Sanken Electric Co Ltd Schottky barrier semiconductor device
JPS5320774A (en) * 1976-08-09 1978-02-25 Philips Nv Semiconductor device
JPS562672A (en) * 1979-06-20 1981-01-12 Shindengen Electric Mfg Co Ltd Schottky barrier diode

Also Published As

Publication number Publication date
CA1200323A (en) 1986-02-04
EP0098383A1 (en) 1984-01-18
DE3368814D1 (en) 1987-02-05
US4494134A (en) 1985-01-15
EP0098383B1 (en) 1986-12-30
JPH0347593B2 (ja) 1991-07-19

Similar Documents

Publication Publication Date Title
JPS5918680A (ja) 半導体装置
TW306056B (ja)
US6407413B1 (en) Semiconductor device with guard ring and Zener diode layer thereover
US10355082B2 (en) Semiconductor device including active and dummy cell regions
JPH06349849A (ja) 高耐圧薄膜半導体装置
US5936267A (en) Insulated gate thyristor
US4982245A (en) Compound diode assembly of reduced leakage current
EP0338312B1 (en) Insulated gate bipolar transistor
US6147371A (en) Bipolar transistor and manufacturing method for same
US20220157976A1 (en) Semiconductor device and semiconductor apparatus
JPS60263461A (ja) 高耐圧縦形トランジスタ装置およびその製造方法
JPH049378B2 (ja)
JP2000294770A (ja) 半導体装置
JPS61123184A (ja) 導電変調型ｍｏｓｆｅｔ
JPH05136015A (ja) 半導体装置
JP2001522540A (ja) クロスカレント防止のための構造を有する半導体構成素子
JPH0416443Y2 (ja)
JPH02202063A (ja) 半導体装置
JPWO2005093842A1 (ja) 半導体装置
JP3395282B2 (ja) 定電圧発生装置
JP3629180B2 (ja) 半導体素子
JPS621262B2 (ja)
JP2023519984A (ja) サイリスタおよびバイポーラ接合トランジスタを備える電力半導体デバイス
JPH05218453A (ja) 静電誘導型半導体装置
JPH06326300A (ja) 半導体装置およびその製造方法