JPS59186335A - パタ−ン検査方式 - Google Patents
パタ−ン検査方式Info
- Publication number
- JPS59186335A JPS59186335A JP6071883A JP6071883A JPS59186335A JP S59186335 A JPS59186335 A JP S59186335A JP 6071883 A JP6071883 A JP 6071883A JP 6071883 A JP6071883 A JP 6071883A JP S59186335 A JPS59186335 A JP S59186335A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit
- memory
- inspection
- unmatching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Closed-Circuit Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明のオＵ用分野〕
本発明は２次元パターンの欠陥検査を自動的に行なうパ
ターン検査方式に関するものである。
ターン検査方式に関するものである。
従来よりパターンの自動検査の方式は数多く考案されて
おり、その多くは撮１家装置を用い対象パターン像を捉
え、映像信号を一足間隔にサンプリングし、ティジタル
化し、ディジタル映琢とし又欠陥抽出をしており、この
サンプリングの単位を絵素と呼び、抽出できる欠陥の大
きさは絵素の大きさにより決まり、対象パターン全体に
対し、一定の判定規準で欠陥抽出する。
おり、その多くは撮１家装置を用い対象パターン像を捉
え、映像信号を一足間隔にサンプリングし、ティジタル
化し、ディジタル映琢とし又欠陥抽出をしており、この
サンプリングの単位を絵素と呼び、抽出できる欠陥の大
きさは絵素の大きさにより決まり、対象パターン全体に
対し、一定の判定規準で欠陥抽出する。
しかし、半導体素子等のパターン欠陥ハ、パターン幅に
依存し致命的欠陥が決筐る上、パターン内とパターン外
では致砧的欠陥の大きさが異なることかあり、上記した
従来技術では一足の判定規準で欠陥抽出をするため、致
命的欠陥以外をも抽出し、スルーグツトが落ちる欠点が
ある。
依存し致命的欠陥が決筐る上、パターン内とパターン外
では致砧的欠陥の大きさが異なることかあり、上記した
従来技術では一足の判定規準で欠陥抽出をするため、致
命的欠陥以外をも抽出し、スルーグツトが落ちる欠点が
ある。
本発明の目的は上記した従来技術の欠点ｆ ｒｘくし、
有効なパターン検査方式を提供するにある。
有効なパターン検査方式を提供するにある。
本発明は収計パターンのような欠陥のない良品パターン
と撮像装置により侮られた検査ノくターンを重ね合せ、
不一致部分を抽出し、判定規草に従い不一致部分を縮小
し、前もって求め工いる良品パターンより判別規準に従
い蓑白小した不一致部分が欠陥となる領域にそれらか存
在するか否かによりパターン検査を行なうものである。
と撮像装置により侮られた検査ノくターンを重ね合せ、
不一致部分を抽出し、判定規草に従い不一致部分を縮小
し、前もって求め工いる良品パターンより判別規準に従
い蓑白小した不一致部分が欠陥となる領域にそれらか存
在するか否かによりパターン検査を行なうものである。
以下本発明の笑ＤＩ！１例を第１図に示すＴ字状のパタ
ーンを検査する場合について説明する。第１図において
パターンのＡ部とＢ部ではそれぞれへ絵素１．ｎ２絵累
１以上のパターン欠損を欠陥として検出する必要があり
、ノくターン外Ｃ部ではル、絵累 以上のパターン残り
を欠陥として検出する必要かあるとする。第２図は本発
明の具体的構成例であり、１は撮像装置である。２は撮
１家装置１から得られる映像信号を２憧化する２値化回
路である。３は良品ノくターンを記憶すル良品パターン
メモリである。４は撮像装置１の走査に同期し、読出し
た良品ノ（ターンメモリ６の内容とメモリ１４にメモリ
さ１した２埴侶号との不一致を抽出１−る不一致検出回
路である。５゜６．７は不一致検出回路４で求まる不一
致）くターンを縮小する縮小回路であり、各々ｒＬ１−
１絵素、 ｎ２−１ 絵素＋ｒＬ３’絵索の縮小を行７
よう。
ーンを検査する場合について説明する。第１図において
パターンのＡ部とＢ部ではそれぞれへ絵素１．ｎ２絵累
１以上のパターン欠損を欠陥として検出する必要があり
、ノくターン外Ｃ部ではル、絵累 以上のパターン残り
を欠陥として検出する必要かあるとする。第２図は本発
明の具体的構成例であり、１は撮像装置である。２は撮
１家装置１から得られる映像信号を２憧化する２値化回
路である。３は良品ノくターンを記憶すル良品パターン
メモリである。４は撮像装置１の走査に同期し、読出し
た良品ノ（ターンメモリ６の内容とメモリ１４にメモリ
さ１した２埴侶号との不一致を抽出１−る不一致検出回
路である。５゜６．７は不一致検出回路４で求まる不一
致）くターンを縮小する縮小回路であり、各々ｒＬ１−
１絵素、 ｎ２−１ 絵素＋ｒＬ３’絵索の縮小を行７
よう。
８．９．１０は各々、Ａ部、Ｂ部、６部の判定領域を記
憶１−る判定領域メモリであり、府内小回路５．６．７
の動作に同期して、内容が読出される。１１，１２．１
３は各々動車回路５．及び判定領域メモリ８の出刃、縮
小回路６、及び判足預域メモリ９の出力、縮小回路７、
及び判矩領域メモリ１０の出力より、７Ｌ、絵素２以上
、７Ｌ２絵素ｌＪ以上＋ ｒＬ３絵索１以上の欠陥を抽
出する欠陥抽出回路である。
憶１−る判定領域メモリであり、府内小回路５．６．７
の動作に同期して、内容が読出される。１１，１２．１
３は各々動車回路５．及び判定領域メモリ８の出刃、縮
小回路６、及び判足預域メモリ９の出力、縮小回路７、
及び判矩領域メモリ１０の出力より、７Ｌ、絵素２以上
、７Ｌ２絵素ｌＪ以上＋ ｒＬ３絵索１以上の欠陥を抽
出する欠陥抽出回路である。
２１直化回路２の出力はメモリ１４に入力されると同時
に１位置合せ回路１５に入力される。位置合せ回路１５
は良品パターンメモリを１の走査と同期して読み出し、
良品パターンとメモリに人力する２ １１１１パターン
の位置ずれを検出するものである。位置合せ回路１５は
一般に３６の良品パターンと３２で得られる２１はパタ
ーンが位置ずれを生じているために設け℃いる。位置合
せ回路１５で位置ずれ量を求めると、その量に応じ、６
゜８．９．１０の各メモリの胱出し範囲をメモリ読出し
制御部１６ 、１７ 、１８ 、１９により制御卸し、
位１ａを合せた上で、以下の判定を行なう。メモリ読出
し範囲４４は第４図に示すようにｒｌつ℃いる。良品パ
ターンメモリ６５と判定領域メモリ６５のサイズは等し
く設定し、得られる２埴パターンと良品パターンとの位
置ずれ発生の最大値をΔとすると１図のごとく、２１直
パターンメモリ３４より、Δだけ大きなものとなる。Δ
＝２魔索とし又、すなわち最大±２法累の位置ずれが発
生するｉＪ能性があるとして、位置合せ回路１５の具体
的信戟を第６図に示す。良品パターンメモリ３からの良
品パターン１百号６６は図にボすように、１の走青紛の
長さに相当するシフトレ／スタより構成されるシフトレ
ジスタ群６８ヲ介し、シリアルインパラレルアウトのシ
フトレ／スタで構成される５ｘ５篇累の局部メモリ４０
へ入力され、局部メモリ４０の各絵素と２１区＜ｗ号３
７の排他的論理和４１ヲとり、排他的論理和４１の出力
はカウンタ４２により計数される。２値化号３７を２埴
パターンメモリ１４へ入力すると、最小値検出手段４３
はこれらのカウンタ４２の最／」ソ直を求め、そのとき
の局部メモリ４０の位置（１，））を求める。ここで２
１１１と良品パターンに位置ずれかないときには乙＝３
．ノ＝６となる。メモリ読出し制御卸部１６．１７ 、
１１３ 、１９は（乙、））により、メモリ３，８，９
，１０の胱出し範囲馨制＃するもので１図のごとくメモ
リ先頭アドレスを（０，０）とすると（５−Ｌ、５−）
）のアドレスより、２１＝パターンメモリと同一の範囲
４４を読出し、欠陥判定を行なう。一方、位置合せにお
いてはメモリ全面が位置合せ回路へ脱出させる。
に１位置合せ回路１５に入力される。位置合せ回路１５
は良品パターンメモリを１の走査と同期して読み出し、
良品パターンとメモリに人力する２ １１１１パターン
の位置ずれを検出するものである。位置合せ回路１５は
一般に３６の良品パターンと３２で得られる２１はパタ
ーンが位置ずれを生じているために設け℃いる。位置合
せ回路１５で位置ずれ量を求めると、その量に応じ、６
゜８．９．１０の各メモリの胱出し範囲をメモリ読出し
制御部１６ 、１７ 、１８ 、１９により制御卸し、
位１ａを合せた上で、以下の判定を行なう。メモリ読出
し範囲４４は第４図に示すようにｒｌつ℃いる。良品パ
ターンメモリ６５と判定領域メモリ６５のサイズは等し
く設定し、得られる２埴パターンと良品パターンとの位
置ずれ発生の最大値をΔとすると１図のごとく、２１直
パターンメモリ３４より、Δだけ大きなものとなる。Δ
＝２魔索とし又、すなわち最大±２法累の位置ずれが発
生するｉＪ能性があるとして、位置合せ回路１５の具体
的信戟を第６図に示す。良品パターンメモリ３からの良
品パターン１百号６６は図にボすように、１の走青紛の
長さに相当するシフトレ／スタより構成されるシフトレ
ジスタ群６８ヲ介し、シリアルインパラレルアウトのシ
フトレ／スタで構成される５ｘ５篇累の局部メモリ４０
へ入力され、局部メモリ４０の各絵素と２１区＜ｗ号３
７の排他的論理和４１ヲとり、排他的論理和４１の出力
はカウンタ４２により計数される。２値化号３７を２埴
パターンメモリ１４へ入力すると、最小値検出手段４３
はこれらのカウンタ４２の最／」ソ直を求め、そのとき
の局部メモリ４０の位置（１，））を求める。ここで２
１１１と良品パターンに位置ずれかないときには乙＝３
．ノ＝６となる。メモリ読出し制御卸部１６．１７ 、
１１３ 、１９は（乙、））により、メモリ３，８，９
，１０の胱出し範囲馨制＃するもので１図のごとくメモ
リ先頭アドレスを（０，０）とすると（５−Ｌ、５−）
）のアドレスより、２１＝パターンメモリと同一の範囲
４４を読出し、欠陥判定を行なう。一方、位置合せにお
いてはメモリ全面が位置合せ回路へ脱出させる。
”Ｉ”” ６ｓ ｎ２”” ５＋ ｒＬ３”” ７とし
て、第６図に４゜６．１２０具体的倶成を示す。不一致
検出回路４はメモリ１４に記１意された２１旺悟号２０
と６の比力である良品パターン信号２１を入力とする排
他的論理和回路２２によりａ成される。府白小回路６は
５絵素１以上の不一致を抽出するため、排他的論理和回
路１６の出力を縮小する回路であり、第６図に示すよう
に、撮像装置１の走査線の長さに相当するシフトレジス
タ４本から構成されるシフトレジスタ杵２３と、シフト
レジスタ＄２３の出力を入力するシリアルインパラレル
アウトのシフトレジスタから構成される５×５の局部メ
モリ２４と５×５の局部メモリ２４０２５個の内容の論
理槓乞とる論理積回路２５から構成される。このような
構成をとると＠埋積回路２５の出力は排他的論理和回路
２２の出力の不一致パターンが５耘素２以上であるとき
°１“になり、５耘素１禾満であるならば°０”となる
。論理種口Ｎ ２゛５の出力は判定領域メモリ９の出力
２６と崗理積を論理積回路２７でとられ、Ｂ部における
判定結果２８が出力される。第６図ではＢ部における判
定方式を述べているが、Ａ部、０部においても縮小回路
６を変更するのみで実状可能である。￥なわちＡ部にお
いては６耘素 以上の不一致パターンを抽出する必要が
あるので、第６図における２４を３×６になるように構
成子ればよ（、（１部部においては７絵素０以上の不一
致パターンを抽出する必要があるので、２４を７×７に
なるように構成すれはよ（＝Ａ部、Ｃ部における１１．
１３は１２と同じ構成となる。次に３．８，９．１０の
各メモリに記憶すべきパターンを第５図に示す。
て、第６図に４゜６．１２０具体的倶成を示す。不一致
検出回路４はメモリ１４に記１意された２１旺悟号２０
と６の比力である良品パターン信号２１を入力とする排
他的論理和回路２２によりａ成される。府白小回路６は
５絵素１以上の不一致を抽出するため、排他的論理和回
路１６の出力を縮小する回路であり、第６図に示すよう
に、撮像装置１の走査線の長さに相当するシフトレジス
タ４本から構成されるシフトレジスタ杵２３と、シフト
レジスタ＄２３の出力を入力するシリアルインパラレル
アウトのシフトレジスタから構成される５×５の局部メ
モリ２４と５×５の局部メモリ２４０２５個の内容の論
理槓乞とる論理積回路２５から構成される。このような
構成をとると＠埋積回路２５の出力は排他的論理和回路
２２の出力の不一致パターンが５耘素２以上であるとき
°１“になり、５耘素１禾満であるならば°０”となる
。論理種口Ｎ ２゛５の出力は判定領域メモリ９の出力
２６と崗理積を論理積回路２７でとられ、Ｂ部における
判定結果２８が出力される。第６図ではＢ部における判
定方式を述べているが、Ａ部、０部においても縮小回路
６を変更するのみで実状可能である。￥なわちＡ部にお
いては６耘素 以上の不一致パターンを抽出する必要が
あるので、第６図における２４を３×６になるように構
成子ればよ（、（１部部においては７絵素０以上の不一
致パターンを抽出する必要があるので、２４を７×７に
なるように構成すれはよ（＝Ａ部、Ｃ部における１１．
１３は１２と同じ構成となる。次に３．８，９．１０の
各メモリに記憶すべきパターンを第５図に示す。
第５図においてαは６に記憶する良品パターンを示し、
ｂは８に記憶するＡ部の判定領域を示し、Ｃは９に記憶
するＢ部の判定領域を示し、ｄは１０に記憶する０部の
判定領域を示し、ｂ。
ｂは８に記憶するＡ部の判定領域を示し、Ｃは９に記憶
するＢ部の判定領域を示し、ｄは１０に記憶する０部の
判定領域を示し、ｂ。
ｃ、ｏＬにおいては良品パターンαを破勝により示し℃
いる。第５図からも明らかなようにす。
いる。第５図からも明らかなようにす。
ｃ、ｄは良品パターンより検出すべき欠陥の大きさＮ耘
累０により決まる童ＣＮ／２ ）だけ小さな領域となっ
ている。
累０により決まる童ＣＮ／２ ）だけ小さな領域となっ
ている。
本発明による欠陥抽出例を第６図音用いて説明する。第
６図においては５絵素 以上のパターン欠損を欠陥とす
るものとすると、第６図の（すは２領パターンであり、
良品パターンとの不一致をとると（りのような不一致パ
ターンがＩＭられ、次に５絵素０未滴の不一致パターン
をｒ日去する縮小処理をすると、（Ｃ）における不一致
α、ｂ、ｃ、ｄのうちＣは６×６絵素であるので市去さ
れ、α’ 、 ｂ’ 、ｄ’が残るが、一点鎖線で１普
れる領域が判定領域であるので、ａ′、ｂ′で示される
細小パターンが欠陥信号となり、５線系１以上のパター
ン欠損のみ抽出することができる。
６図においては５絵素 以上のパターン欠損を欠陥とす
るものとすると、第６図の（すは２領パターンであり、
良品パターンとの不一致をとると（りのような不一致パ
ターンがＩＭられ、次に５絵素０未滴の不一致パターン
をｒ日去する縮小処理をすると、（Ｃ）における不一致
α、ｂ、ｃ、ｄのうちＣは６×６絵素であるので市去さ
れ、α’ 、 ｂ’ 、ｄ’が残るが、一点鎖線で１普
れる領域が判定領域であるので、ａ′、ｂ′で示される
細小パターンが欠陥信号となり、５線系１以上のパター
ン欠損のみ抽出することができる。
以上説明したように本発明によれは、抽出すべき欠陥の
大きさを変更しなからパターン検査を行なうことが可能
になるので、過剰な欠陥検出を抑制でき、パターン検査
におけるスルーブツトの低下を防ぐことができる幼果７
ａ′女する。
大きさを変更しなからパターン検査を行なうことが可能
になるので、過剰な欠陥検出を抑制でき、パターン検査
におけるスルーブツトの低下を防ぐことができる幼果７
ａ′女する。
第１図は対象パターン例を示す図、第２図は本発明の一
実ＪＭＡｆｌｌを示す全体構成図、第６図は位置合わせ
回路の概略構成を示す図、第４図は位置合わせ状態を説
明するだめの図、第５図は本発明における不一致抽出回
路、縮小回路、欠陥抽出回路の具体的構成を示す図、第
６図は本発明において記憶する良品パターン、判定領域
を説明するだめの図、第７図は本発明の動作例を示す図
である。 １ ・・・撮像装置 ２ ・・・
２ （１１ｉ 化回五４シロ・・・良品／”ターン
メモリ ４・・・不一致検出回路 ５，６．７・・・縮小回路８
．９．１０・・・判定領域メモリ １１．１２．１３・・・欠陥抽出回路 １８１・・２値化号 ２１川良品パターン信号２２
・・・排他的論理和 ２６川シフトレンスタ群２４・
・・局部メモ９ ２５ 、２７・・・論理稙代理
人弁理士 高 橘 明 夫 ／〆一艷＼ 〒１図 尿２区 〒５霞 ０ １ １．２ （１，４１− Ｇ ＋ （２，５） （２，５）（３，１
（５，２Ｆ３．３＋３．４２ ４、Ｌ ４．ｚ （４） （４，ｓン−１−県調−
１ １ 北 罰４図 （４３ 千５図 力６図 イア図
実ＪＭＡｆｌｌを示す全体構成図、第６図は位置合わせ
回路の概略構成を示す図、第４図は位置合わせ状態を説
明するだめの図、第５図は本発明における不一致抽出回
路、縮小回路、欠陥抽出回路の具体的構成を示す図、第
６図は本発明において記憶する良品パターン、判定領域
を説明するだめの図、第７図は本発明の動作例を示す図
である。 １ ・・・撮像装置 ２ ・・・
２ （１１ｉ 化回五４シロ・・・良品／”ターン
メモリ ４・・・不一致検出回路 ５，６．７・・・縮小回路８
．９．１０・・・判定領域メモリ １１．１２．１３・・・欠陥抽出回路 １８１・・２値化号 ２１川良品パターン信号２２
・・・排他的論理和 ２６川シフトレンスタ群２４・
・・局部メモ９ ２５ 、２７・・・論理稙代理
人弁理士 高 橘 明 夫 ／〆一艷＼ 〒１図 尿２区 〒５霞 ０ １ １．２ （１，４１− Ｇ ＋ （２，５） （２，５）（３，１
（５，２Ｆ３．３＋３．４２ ４、Ｌ ４．ｚ （４） （４，ｓン−１−県調−
１ １ 北 罰４図 （４３ 千５図 力６図 イア図
Claims (1)
- 撮像装置と、該撮像装置から得られる映像信号を２埴化
する２埴化手段と、該２値化手段によって得られる２１
区化化号と良品パターンの位置ずれを補正して不一致を
抽出する抽出手段と、該抽出手段によっ℃抽出された不
一致パターンを抽出すべき欠陥の大きさに従い縮小する
縮小手段と、抽出丁べき欠陥の大きさに従い、上記縮小
手段で縮小された不一致パターンが存在する領域を指定
する指定手段を設け、上’Ｆ３Ｇ縮小手段で縮小された
不一致パターンが上記指定手段によって（旨定された領
域に存在するとき、欠陥とすることを特徴とするパター
ン検量方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6071883A JPS59186335A (ja) | 1983-04-08 | 1983-04-08 | パタ−ン検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6071883A JPS59186335A (ja) | 1983-04-08 | 1983-04-08 | パタ−ン検査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59186335A true JPS59186335A (ja) | 1984-10-23 |
Family
ID=13150341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6071883A Pending JPS59186335A (ja) | 1983-04-08 | 1983-04-08 | パタ−ン検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59186335A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61169749A (ja) * | 1985-01-23 | 1986-07-31 | Miyuuchiyuaru:Kk | 物品の外面検査方法 |
-
1983
- 1983-04-08 JP JP6071883A patent/JPS59186335A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61169749A (ja) * | 1985-01-23 | 1986-07-31 | Miyuuchiyuaru:Kk | 物品の外面検査方法 |
| JPH0544982B2 (ja) * | 1985-01-23 | 1993-07-07 | Mutual Corp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI262357B (en) | Method and system of defect image classification | |
| JPS6332666A (ja) | パタ−ン欠陥検出方法 | |
| JPS61212708A (ja) | 多層パターン欠陥検出方法及びその装置 | |
| JPS59186335A (ja) | パタ−ン検査方式 | |
| JPS5924361B2 (ja) | ２次元画像比較検査装置 | |
| JPH02210249A (ja) | 外観検査方法および装置 | |
| JPH0727708A (ja) | ウエハの欠陥検査方法 | |
| JPH063541B2 (ja) | パターン検査装置 | |
| JPH0723845B2 (ja) | 欠陥検出方法 | |
| JPH0332723B2 (ja) | ||
| JPS6214280A (ja) | 画像処理装置 | |
| JP2765339B2 (ja) | スルーホール検査装置 | |
| JPH1091788A (ja) | パターン位置合わせ装置およびパターン位置合わせ方法 | |
| JPH052634A (ja) | 視覚認識装置 | |
| JPS6057929A (ja) | パターン欠陥検出装置 | |
| JPH0564857B2 (ja) | ||
| JPH038505B2 (ja) | ||
| JPS642218B2 (ja) | ||
| JPH04109647A (ja) | 自動外観検査装置 | |
| JP2024021833A (ja) | 光学式選別機における粒状物のラベリング方法 | |
| JPH0453253B2 (ja) | ||
| JPH0353382A (ja) | パターン検査装置 | |
| JPH0618428A (ja) | 欠陥検査方法及び半導体装置の製造方法 | |
| JPS61172035A (ja) | 外観検査機 | |
| JPH01121709A (ja) | パターン検査装置 |