JPH038505B2 - - Google Patents
Info
- Publication number
- JPH038505B2 JPH038505B2 JP56127787A JP12778781A JPH038505B2 JP H038505 B2 JPH038505 B2 JP H038505B2 JP 56127787 A JP56127787 A JP 56127787A JP 12778781 A JP12778781 A JP 12778781A JP H038505 B2 JPH038505 B2 JP H038505B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- standard pattern
- image signal
- determined
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007547 defect Effects 0.000 claims description 18
- 238000006073 displacement reaction Methods 0.000 claims description 8
- 238000007689 inspection Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 6
- 238000000605 extraction Methods 0.000 description 5
- 238000001125 extrusion Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000013139 quantization Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
本発明は、被検査パターンを標準パターンと比
較して欠陥判定するパターン検査方法に関するも
のである。
較して欠陥判定するパターン検査方法に関するも
のである。
従来より２つの同一形状を有するパターンを比
較し、欠陥判定する比較検査法があるが、この場
合２つのパターンの間には位置ずれが少なからず
あるため、２つパターンより特徴を抽出し、この
特徴が位置ずれ許容範囲内において２つのパター
ンにあるか否かの判定を行なつていた。しかしこ
の方法であると、抽出する特徴の数が多く、ハー
ドウエア規模が大きくなる課題があつた。
較し、欠陥判定する比較検査法があるが、この場
合２つのパターンの間には位置ずれが少なからず
あるため、２つパターンより特徴を抽出し、この
特徴が位置ずれ許容範囲内において２つのパター
ンにあるか否かの判定を行なつていた。しかしこ
の方法であると、抽出する特徴の数が多く、ハー
ドウエア規模が大きくなる課題があつた。
本発明の目的は、上記従来技術の課題を解決す
べく、標準パターンに対して位置ずれのある被検
査パターンに存在する欠陥を、量子化誤差の影響
をなくしてハードウエア規模を小さくして正確に
検査できるようにしたパターン検査方法を提供す
ることにある。を提供するにある。
べく、標準パターンに対して位置ずれのある被検
査パターンに存在する欠陥を、量子化誤差の影響
をなくしてハードウエア規模を小さくして正確に
検査できるようにしたパターン検査方法を提供す
ることにある。を提供するにある。
即ち本発明は、上記目的を達成するために、被
検査パターンをTVカメラ等の撮像装置により撮
像して得られる映像信号を２値化手段で２値化し
て２値化画像信号を得、この２値化画像信号と標
準パターンとの位置ずれが発生しうる範囲の局部
エリアを、用意され、且つ設計データ等より創成
した欠陥のない標準パターンを記憶する標準パタ
ーンメモリより逐次切り出し、この切り出された
局部エリアの各絵素と、該局部エリア中心に対応
する上記２値化画像信号との不一致を各絵素ごと
に全画面に対して求め、全画面走査終了時に不一
致数が最小となる局部エリアの絵素位置より標準
パターンと２値化画像信号との位置ずれ量を求
め、この求められた位置ずれ量に基づいて標準パ
ターンあるいは２値化画像信号（ここで被検査パ
ターンを再度撮像して２値化して得ることもでき
るし、位置ずれを求めているときメモリへ入力し
ておいてもよい。）に位置ずれを与えて位置ずれ
を補正した後、標準パターンより求めたパターン
の境界部以外の領域において、少なくとも上記２
値化画像信号と標準パターンとの不一致を抽出し
て被検査パターンに対して欠陥判定することを特
徴するパターン検査方法である。
検査パターンをTVカメラ等の撮像装置により撮
像して得られる映像信号を２値化手段で２値化し
て２値化画像信号を得、この２値化画像信号と標
準パターンとの位置ずれが発生しうる範囲の局部
エリアを、用意され、且つ設計データ等より創成
した欠陥のない標準パターンを記憶する標準パタ
ーンメモリより逐次切り出し、この切り出された
局部エリアの各絵素と、該局部エリア中心に対応
する上記２値化画像信号との不一致を各絵素ごと
に全画面に対して求め、全画面走査終了時に不一
致数が最小となる局部エリアの絵素位置より標準
パターンと２値化画像信号との位置ずれ量を求
め、この求められた位置ずれ量に基づいて標準パ
ターンあるいは２値化画像信号（ここで被検査パ
ターンを再度撮像して２値化して得ることもでき
るし、位置ずれを求めているときメモリへ入力し
ておいてもよい。）に位置ずれを与えて位置ずれ
を補正した後、標準パターンより求めたパターン
の境界部以外の領域において、少なくとも上記２
値化画像信号と標準パターンとの不一致を抽出し
て被検査パターンに対して欠陥判定することを特
徴するパターン検査方法である。
本発明の全体構成図を第１図に示す。第１図に
おいて１は撮像装置、２は２値化回路、３は標準
パターン１０を記憶する標準パターンメモリ、４
は２値化回路２の出力である２値信号７と撮像装
置１に同期して標準パターンメモリ３より読み出
した標準パターン１０より被検査パターン（２値
信号７）と標準パターン１０との位置ずれ量５を
求める位置ずれ押出回路である。６は位置ずれ補
正回路であり、２値信号７が入力され、位置ずれ
押出回路４にて求めた位置ずれ量５に基づいて２
値信号７の位置ずれを補正し、補正した２値信号
を欠陥判定回路８へ出力する。９は境界部抽出回
路であり、標準パターン１０より境界部を抽出
し、境界部であることを欠陥判定回路８へ伝達す
る。
おいて１は撮像装置、２は２値化回路、３は標準
パターン１０を記憶する標準パターンメモリ、４
は２値化回路２の出力である２値信号７と撮像装
置１に同期して標準パターンメモリ３より読み出
した標準パターン１０より被検査パターン（２値
信号７）と標準パターン１０との位置ずれ量５を
求める位置ずれ押出回路である。６は位置ずれ補
正回路であり、２値信号７が入力され、位置ずれ
押出回路４にて求めた位置ずれ量５に基づいて２
値信号７の位置ずれを補正し、補正した２値信号
を欠陥判定回路８へ出力する。９は境界部抽出回
路であり、標準パターン１０より境界部を抽出
し、境界部であることを欠陥判定回路８へ伝達す
る。
本実施例では、まず位置ずれ押出回路４は、２
値信号７と許容範囲内でずらした標準パターン１
０とが入力されて不一致数を求め、不一致数が最
小となる位置ずらし量を位置ずれ量５として求め
る。次に位置ずれ量５に基づき、２値信号７を位
置ずれ補正回路６で位置ずれを補正し、標準パタ
ーン１０との不一致を欠陥判定回路８で求める。
このとき、標準パターン１０より境界部を境界部
抽出回路９において求めてこれを欠陥判定回路８
に入力し、欠陥判定回路８は量子化誤差が発生す
る境界部を除いた不一致を欠陥として抽出する。
値信号７と許容範囲内でずらした標準パターン１
０とが入力されて不一致数を求め、不一致数が最
小となる位置ずらし量を位置ずれ量５として求め
る。次に位置ずれ量５に基づき、２値信号７を位
置ずれ補正回路６で位置ずれを補正し、標準パタ
ーン１０との不一致を欠陥判定回路８で求める。
このとき、標準パターン１０より境界部を境界部
抽出回路９において求めてこれを欠陥判定回路８
に入力し、欠陥判定回路８は量子化誤差が発生す
る境界部を除いた不一致を欠陥として抽出する。
第２図に上記位置ずれ押出回路４の具体的一実
施例を示す。第２図において、例えば標準パター
ン１０と被検査パターンは最大±２絵素ずれるも
のとして考える。第２図において、１０は前述し
た如く標準パターンメモリ３より入力される標準
パターン、１１は走査線の長さに相当するシフト
レジスタ群、１２はシリアルインパラレルアウト
のシフトレジスタであり、標準パターン１０に対
し５×５の局部エリアを逐次走査に同期して切出
していく。１３は２値信号７を入力する走査線の
長さに対応するシフトレジスタ群、１４は３ビツ
トのシフトレジスタであり、ここで該シフトレジ
スタ１４の出力と上記シフトレジスタ１２の
「３，３」は走査位置が一致している。シフトレ
ジスタ１４の出力は、上記シフトレジスタ１２の
５×５＝25本の出力各々と、排他的論理和回路群
１５で各々不一致が判定される。25本の不一致信
号は、各々25個のカウンタで構成されるカウンタ
回路群１６へ入力され、全画面の走査終了に伴な
い、25個のカウンタの最小値を最小値検出回路１
７で求める。最小値検出回路１７は、最小となつ
たカウンタに対応するシフトレジスタ１２の位置
（「１，１」，「２，３」など）と着目絵素である
「３，３」より、標準パターン１０と被検査パタ
ーン（２値信号７）の位置ずれ量５を求めるもの
である。
施例を示す。第２図において、例えば標準パター
ン１０と被検査パターンは最大±２絵素ずれるも
のとして考える。第２図において、１０は前述し
た如く標準パターンメモリ３より入力される標準
パターン、１１は走査線の長さに相当するシフト
レジスタ群、１２はシリアルインパラレルアウト
のシフトレジスタであり、標準パターン１０に対
し５×５の局部エリアを逐次走査に同期して切出
していく。１３は２値信号７を入力する走査線の
長さに対応するシフトレジスタ群、１４は３ビツ
トのシフトレジスタであり、ここで該シフトレジ
スタ１４の出力と上記シフトレジスタ１２の
「３，３」は走査位置が一致している。シフトレ
ジスタ１４の出力は、上記シフトレジスタ１２の
５×５＝25本の出力各々と、排他的論理和回路群
１５で各々不一致が判定される。25本の不一致信
号は、各々25個のカウンタで構成されるカウンタ
回路群１６へ入力され、全画面の走査終了に伴な
い、25個のカウンタの最小値を最小値検出回路１
７で求める。最小値検出回路１７は、最小となつ
たカウンタに対応するシフトレジスタ１２の位置
（「１，１」，「２，３」など）と着目絵素である
「３，３」より、標準パターン１０と被検査パタ
ーン（２値信号７）の位置ずれ量５を求めるもの
である。
次に第３図を用いて、位置ずれ補正回路６、欠
陥判定回路８、及び境界部抽出回路９の具体例を
説明する。第３図において、１８は２値信号７を
入力とする走査線の長さに対応するシフトレジス
タより構成されるシフトレジスタ群であり１９は
２値信号７より被検査パターンの５×５の局部エ
リアを逐次切り出すシリアルインパラレルアウト
のシフトレジスタである。シフトレジスタ１９の
出力25本は、第２図にて求められた位置ずれ量５
により動作する選択回路２０により１本が選択さ
れ、標準パターン１０の切り出し用シフトレジス
タ１２の「３，３」の位置に対応するものが選択
回路２０より出力される。標準パターン１０の切
り出し用シフトレジスタ１２の中央の３×３（す
なわち「２，２」〜「２，４」，「３，２」〜
「３，４」，「４，２」〜「４，４」）を論理積ゲー
ト２１とNOT論理積ゲート２２へ入力する。
陥判定回路８、及び境界部抽出回路９の具体例を
説明する。第３図において、１８は２値信号７を
入力とする走査線の長さに対応するシフトレジス
タより構成されるシフトレジスタ群であり１９は
２値信号７より被検査パターンの５×５の局部エ
リアを逐次切り出すシリアルインパラレルアウト
のシフトレジスタである。シフトレジスタ１９の
出力25本は、第２図にて求められた位置ずれ量５
により動作する選択回路２０により１本が選択さ
れ、標準パターン１０の切り出し用シフトレジス
タ１２の「３，３」の位置に対応するものが選択
回路２０より出力される。標準パターン１０の切
り出し用シフトレジスタ１２の中央の３×３（す
なわち「２，２」〜「２，４」，「３，２」〜
「３，４」，「４，２」〜「４，４」）を論理積ゲー
ト２１とNOT論理積ゲート２２へ入力する。
このようにすると、論理積ゲート２１では３×
３＝９絵素全部が“１”のとき出力があり、
NOT論理積ゲート22では３×３＝９絵素全部が
“０”のとき出力があることになり、これらのゲ
ート２１と２２の出力を論理和ゲート２３に入力
すると、３×３絵素に境界部が存在しないとき、
“１”が出力される。２４は排他的論理和ゲート
で、標準パターン１０と位置ずれ補正後の２値信
号の不一致を求めており、排他的論理和ゲート２
４の出力と論理和ゲート２３の出力を論理積ゲー
ト２５に入力することにより、欠陥信号２６を得
る。
３＝９絵素全部が“１”のとき出力があり、
NOT論理積ゲート22では３×３＝９絵素全部が
“０”のとき出力があることになり、これらのゲ
ート２１と２２の出力を論理和ゲート２３に入力
すると、３×３絵素に境界部が存在しないとき、
“１”が出力される。２４は排他的論理和ゲート
で、標準パターン１０と位置ずれ補正後の２値信
号の不一致を求めており、排他的論理和ゲート２
４の出力と論理和ゲート２３の出力を論理積ゲー
ト２５に入力することにより、欠陥信号２６を得
る。
このように本発明では、まず被検査パターンと
標準パターンの位置ずれを補正し、補正後量子化
誤差の発生する境界部を除いて不一致をとり、欠
陥信号とするものである。
標準パターンの位置ずれを補正し、補正後量子化
誤差の発生する境界部を除いて不一致をとり、欠
陥信号とするものである。
以上詳しく説明したように、本発明によれば、
標準パターンに対して位置ずれのある被検査パタ
ーンに存在する欠陥を、量子化誤差の影響をなく
してハードウエア規模を小さくして正確に検査可
能となり、その工業的価値は非常に大なるものが
ある。
標準パターンに対して位置ずれのある被検査パタ
ーンに存在する欠陥を、量子化誤差の影響をなく
してハードウエア規模を小さくして正確に検査可
能となり、その工業的価値は非常に大なるものが
ある。
第１図は本発明によるパターン検査方式の一実
施例の全体構成図、第２図は第１図における位置
ずれ量押出部の一実施例ブロツク図、第３図は第
１図における欠陥判定部の一実施例ブロツク図で
ある。 １……撮像装置、２……２値化回路、３……標
準パターンメモリ、４……位置ずれ抽出回路、６
……位置ずれ補正回路、８……欠陥判定回路、９
……境界部抽出回路、１１，１３，１８……シフ
トレジスタ群、１２，１９……シフトレジスタ、
１４……シフトレジスタ、１５……排他的論理和
回路群、１６……カウンタ回路群、１７……最小
値検出回路、２０……選択回路、２１……論理積
ゲート、２２……NOT論理積ゲート、２３……
論理和ゲート、２４……排他的論理和ゲート、２
５……論理積ゲート。
施例の全体構成図、第２図は第１図における位置
ずれ量押出部の一実施例ブロツク図、第３図は第
１図における欠陥判定部の一実施例ブロツク図で
ある。 １……撮像装置、２……２値化回路、３……標
準パターンメモリ、４……位置ずれ抽出回路、６
……位置ずれ補正回路、８……欠陥判定回路、９
……境界部抽出回路、１１，１３，１８……シフ
トレジスタ群、１２，１９……シフトレジスタ、
１４……シフトレジスタ、１５……排他的論理和
回路群、１６……カウンタ回路群、１７……最小
値検出回路、２０……選択回路、２１……論理積
ゲート、２２……NOT論理積ゲート、２３……
論理和ゲート、２４……排他的論理和ゲート、２
５……論理積ゲート。
Claims (1)
- １ 被検査パターンを撮像装置により撮像して得
られる映像信号を２値化手段で２値化して２値化
画像信号を得、この２値化画像信号と標準パター
ンとの位置ずれが発生しうる範囲の局部エリア
を、標準パターンを記憶する標準パターンメモリ
より逐次切り出し、この切り出された局部エリア
の各絵素と、該局部エリア中心に対応する上記２
値化画像信号との不一致を各絵素ごとに全画面に
対して求め、全画面走査終了時に該不一致数が最
小となる局部エリアの絵素位置より標準パターン
と２値化画像信号との位置ずれ量を求め、この求
められた位置ずれ量に基づいて標準パターンある
いは２値化画像信号に位置ずれを与えて位置ずれ
を補正した後、標準パターンより求めたパターン
の境界部以外の領域において、少なくとも上記２
値化画像信号と標準パターンとの不一致を抽出し
て被検査パターンに対して欠陥判定することを特
徴するパターン検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56127787A JPS5830645A (ja) | 1981-08-17 | 1981-08-17 | パターン検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56127787A JPS5830645A (ja) | 1981-08-17 | 1981-08-17 | パターン検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5830645A JPS5830645A (ja) | 1983-02-23 |
| JPH038505B2 true JPH038505B2 (ja) | 1991-02-06 |
Family
ID=14968665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56127787A Granted JPS5830645A (ja) | 1981-08-17 | 1981-08-17 | パターン検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830645A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59157505A (ja) * | 1983-02-28 | 1984-09-06 | Hitachi Ltd | パタ−ン検査装置 |
| JPH0675038B2 (ja) * | 1983-03-11 | 1994-09-21 | ケイエルエイ・インストラメンツ・コ−ポレ−シヨン | 光学検査装置 |
| JPS6165377A (ja) * | 1984-09-07 | 1986-04-03 | Hitachi Ltd | パタ−ン検査装置 |
| JP2802183B2 (ja) * | 1991-05-30 | 1998-09-24 | 日立エンジニアリング株式会社 | パターンマッチングを用いる検査装置およびパターンマッチング方法 |
-
1981
- 1981-08-17 JP JP56127787A patent/JPS5830645A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5830645A (ja) | 1983-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0117559B1 (en) | Pattern checking apparatus | |
| JPH0621769B2 (ja) | パタ−ン欠陥検出方法およびその装置 | |
| JPH0783851A (ja) | 不良品検出処理方法 | |
| US3987244A (en) | Programmable image processor | |
| JPH038505B2 (ja) | ||
| JPS5924361B2 (ja) | ２次元画像比較検査装置 | |
| JP3327600B2 (ja) | パターン欠陥検査方法およびその装置 | |
| JP4653339B2 (ja) | 画像マッチング処理方法 | |
| JPH063541B2 (ja) | パターン検査装置 | |
| JPS642218B2 (ja) | ||
| JPH1091788A (ja) | パターン位置合わせ装置およびパターン位置合わせ方法 | |
| JPS6165377A (ja) | パタ−ン検査装置 | |
| JPH0517481B2 (ja) | ||
| JPH07243984A (ja) | 画像パターン検査装置 | |
| JPS6159575A (ja) | パタ−ン検査方式 | |
| JPS62154076A (ja) | 画像処理方法 | |
| JP3626353B2 (ja) | パターン検査装置およびパターン検査方法 | |
| JPS5942904B2 (ja) | パタ−ン欠陥検出方式 | |
| JP2765339B2 (ja) | スルーホール検査装置 | |
| JP3221861B2 (ja) | パターン検査方法及び装置 | |
| JP3448322B2 (ja) | 画像入力装置用ｃｃｄカメラの校正方法 | |
| JPH07128248A (ja) | 欠陥検査装置 | |
| JPH0423304B2 (ja) | ||
| JPH01137376A (ja) | パターン検査方式 | |
| JPH0325357A (ja) | 画像欠陥検出方法 |