JPS59180626A - 磁気カ−ドデ−タ読取制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）発明の技術分野 本発明は磁気カード上のデータを入力するためのデータ
エントリ装置に係り、とくに該磁気カードデータの読取
部の制御方式に関する。

（ｂ）技術の背景 磁気カードを用いるデータエントリ装置の応用例として
は、商品に添付されるラベル類等に磁気的に記入された
商品情報を直接入力する場合、あるいは切符の裏面に磁
気的に記録された情報を読取って自動改札を行う場合等
が挙げられる。

（Ｃ）従来技術と問題点 上記例から明らかなように、磁気的に記録された情報（
データ）を読取る場合に、読取装置（例えば磁気ヘッド
を設けたハンドスキャナ）を磁気カード上で走査する方
向が問題となる。

すなわち、磁気カード上に書込まれるデータは、少なく
とも左右２方向の何れから走査されても読取りが可能な
ように考慮されていることが望ましい。

しかしながら、従来一般に採用されている磁気カードデ
ータの構成は、第１図に示すようにデータ領域３の前後
に始まりコード１および終わりコード６とパリティチェ
ックコード４を付加したものとなっていた。

−上記のような構成のデータを逆方向、すなわちパリテ
ィチェックコード４側から始まりコード１方向に走査す
ると、通常は始まりコード１が検出されないので読取り
は行われず、読取不可能として正しい方向（順方向）に
再走査することを要求される。

第２図は上記従来の読取制御方式の制御手順を示すフロ
ーチャートであって、磁気カートリーダによって検出さ
れて中央処理装置（ＣＰＵ　）のメインメモリに読込ま
れた化データ〔図中■〕はＣＰＵにおいて先頭データが
始まりコード（ＳＴＸ　）であるかどうか判別され〔図
中■）、ＳＴＸである場合にはそのままデータ編集、す
なわち、データ領域３の情報を順次１バイト単位で区切
り、ラン−ダムアクセスメモリに格納される〔図中■〕
。

一方、先頭データがＳＴＸでないと判定された場合には
検出エラーまたはカードデータのエラーとして棄却され
る〔図中■〕。

上記の場合には、正電に読取った場合に比べ倍以上の時
間を要し、また磁気カードそのものあるいはそのデータ
が不良の場合においても単なる走査方向の誤りとみなさ
れ、無効処理時間を増加させる原因となる欠点があった
。

（ｄ）発明の目的 本発明は順・逆いずれの方向に走査された場合でも読取
り可能とし、その結果、高能率のデータエントリ処理を
可能とするための新規な読取制御方式を提供することを
目的とする。

（ｅ）発明の構成 本発明は、磁気カートデＬりの読取制御方式として、カ
ード情報をデータ領域からその前および後に向かってパ
リティコード、ヘッド（またはテイル）コード、始まり
（または終わり）コードをそれぞれ付加して構成し、該
カード情報の読取り時において、該始まりコードの次ぎ
にヘッドコードが検出された場合には読取り順方向にバ
ッファメモリからメインメモリへ転送し、該終わりコー
ドの次ぎにテイルコードが検出された場合には読取り逆
方向にバッファメモリからツインメモリに転送すること
を特徴とする。

Ｃｆ）発明の実施例 以下に本発明の実施例を図面を参照して説明する。

第３図および第４図に本発明に係る読取制御方式におけ
る磁気カードデータの構成および制御手順のフローチャ
ートをそれぞれ示しである。第３図および第４図におい
て既掲の図におけるのと口しものには同一・符号を付し
である。

本発明のデータ構成においては、データ領域３からその
前後両方向に向がってパリティチェックコード４、ヘッ
ドコード（ＨＥＡＤコード）２あるいはテイルコード（
ＴＡＩＬコード）５、始まりコード１あるいは終わりコ
ード６示付加されている。

始まりコードｌと終わりコード６は互いに同一コードで
あって、例えばＦ　Ｆ　ＨＥＸで、ヘッドコード２は例
えば００口で、ティルコード５は例えばＦＦＨεＸで表
現される。

なお、データ領域３の両側のパリティチェックコード４
は互いに０か、あるいは一方が１で他方が０のどちらか
の場合をとる。

上記本発明のデータ構成によれば、第４図に丞ずように
、バッファメモリに読込まれた段階のデータ〔図中■〕
についてその先頭デムクの判別がされ〔図中■〕、いず
れも同じＦＦＨαである始まりコード（ＳＴＸ　）また
は終わりコード（ＥＴχ）である場合には次のデータが
ヘッドコード、すなわち００　ＨＥＸであるかどうかが
判別され〔図中■）　、ＯＯＨαである場合には順方向
にデータ編集され〔図中■〕、００ＫＥＸでない場合に
はティルコード、すなわちＦ　Ｆ　ＨＥＸであるかどう
かが判別され〔図中■）　、ＦＦｏαである場合には逆
方向にデータ編集される〔図中■〕。すなわち、終わり
コード６側から走査されたデータを始まりコード側から
読取ってメインメモリに格納する。

前記■においてＦ　Ｆ　ＨＥＸでないと判定された場合
および前記■においてＦ　Ｆ　ＨＥＸでないと判定され
た場合には、いずれもエラーとしてデータは棄却される
。

第５図は本発明に係る読取制御方式を実行するための機
能ブロック図であって、磁気カードリーダヘッド７で検
出されたデータはシリアルーパラレル変換回路８で、例
えば８ビットの並列信号に変換され、ドライバ回路９を
経てバッファメモリ１０に格納される。

一方、先頭コード検出回路１１はドライバ回路９から送
出されたデータの始まりコード（あるいは終わりコード
）と次のへソドコード（あるいはテイルコード）を検出
し、それぞれが例えは前記のようにＦＦＨαおよび００
　ＨＥＸである場合には切換回路１２の入力ゲートを開
くとともに、該切換回路１２に対して切換信号“０”を
、一方、該始まりコード等と次のコードがともにＦＦＩ
ＩＥＸである場合には同様に切換回路１２の入力ゲート
を開くとともに、該切換回路１２に対して切換信号“１
”を送出する。

切換回路１２は先頭コード検出回路１１からのりＪ換信
号が“０゛の場合にはバッファメモリ１０のデータを順
方向に、一方、該切換信号が“１”の場合にはバッファ
メモリ１０のデータを逆方向に読出してＣＰＵに（図示
省略）に送出する。

以下ＣＰＵはそのメインメモリ　（図示省略）に格納さ
れた入力データについて従来と同様にして解析を行う。

上記のように、本発明の方式においては終わりコード６
側から走査された場合においても、該終わりコード６と
始まりコード１と同一コードであるので読取りが起動さ
れ、テイルコードが検出されて逆方向であることを知り
、該データの順序を逆転させてＣＰＵのメインメモリに
格納する。その結果、該逆方向に走査されたデータと順
方向に走査されたデータとは以後の処理においてまった
く同一の取扱いで読出すことができるのである。これに
より、従来のようにデータを一旦無条件でメインメモリ
に格納したのちに並べ直す処理が不要となり、読取処理
速度の向上が口Ｊ能となる。

（ｇ）発明の効果 本発明によれば、走査方向の順・逆に無関係にデータ読
取りが可能となり、かつ誤走査防止に対する配慮を不要
とするために、データエントリ処理の能率を向上できる
効果がある。

【図面の簡単な説明】

第１図およ′び第２図は従来の磁気カードデータの構成
を示す図および読取制御手順を示すフローチャート、第
３図と第４図および％５図はそれぞれ本発明に係るデー
タの構成を示す図と読取制御手順示すフローチャートお
よび機能プロ・ツク図である。 図において、１は始まりコード、２はへ・ノドコード、
３はデータ領域、４はパリティチェ・ツクコード、５は
テイルコード、６は終わりコード、７は磁気カードリー
ダヘッド７．８はシリアル−ノマラレル変換回路、９は
ドライバ回路、１０はバ・ノファメモリ、１１は先頭コ
ード検出回路、１２は切換回路１２である。 見　１　図 第　２　図 屍　３　図 見　４　図 見　５　図

Claims (1)

【特許請求の範囲】
1. カード情報をデータ領域からその前および後に向かって
   パリティコード、ヘッド（またはテイル）コード、始ま
   り（または終わり）コードをそれぞれ付加して構成し、
   該カード情報の読取り時において、該始まりコードの次
   ぎにヘッドコードが検出された場合には読取り順方向に
   バッファメモリからメインメモリへ転送し、該終わりコ
   ードの次ぎにテイルコードが検出された場合には読取り
   逆方向にバッファメモリからメインメモリに転送するこ
   とを特徴とする磁気カードデータ読取制御方式。