JPS59178751A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59178751A JPS59178751A JP5298483A JP5298483A JPS59178751A JP S59178751 A JPS59178751 A JP S59178751A JP 5298483 A JP5298483 A JP 5298483A JP 5298483 A JP5298483 A JP 5298483A JP S59178751 A JPS59178751 A JP S59178751A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- layer
- temperature
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は多層配線構造の半導体装置を製造するとき、第
１配線金属層の表面突起を防止するための絶縁膜の形成
を含む半導体装置の製造方法に関するものである。
１配線金属層の表面突起を防止するための絶縁膜の形成
を含む半導体装置の製造方法に関するものである。
（ｂ） 技術の背景
ＩＣの製造においては高密度、高速化の要求から配線の
多層化が進められており、大規模半導体集積回路（以下
ＬＳＩと称す）では多用されつつある。これらの技術の
背景には多くのプロセス技術の開発とその信頼性の上向
が期待されている。
多層化が進められており、大規模半導体集積回路（以下
ＬＳＩと称す）では多用されつつある。これらの技術の
背景には多くのプロセス技術の開発とその信頼性の上向
が期待されている。
（Ｃ１従来技術及び問題点
第１図は従来の多層配線構造の一例としての２層配線構
造を有する半導体装置の概略説明図であり、同図に於い
て、１はシリコン基板、２は例えば熱酸化により形成さ
れた二酸化けい素（ＳｉＯ２）、３．６は各々第１及び
第２配線金属層で、ＬＳＩの場合アルミニウム（Ａｎが
使用されている。４は第１及び第２配線金属層の絶縁を
行うための眉間絶縁膜であり、従来化学気相成長（以下
ＣＶＤと称す）による５ｉ０１ｚやプラズマＣＶＤ窒化
シリコン（Ｓ、 ｓ、Ｎｑ ）が使用されている。５は
ＡＩ！突起物をそれぞれ示す。
造を有する半導体装置の概略説明図であり、同図に於い
て、１はシリコン基板、２は例えば熱酸化により形成さ
れた二酸化けい素（ＳｉＯ２）、３．６は各々第１及び
第２配線金属層で、ＬＳＩの場合アルミニウム（Ａｎが
使用されている。４は第１及び第２配線金属層の絶縁を
行うための眉間絶縁膜であり、従来化学気相成長（以下
ＣＶＤと称す）による５ｉ０１ｚやプラズマＣＶＤ窒化
シリコン（Ｓ、 ｓ、Ｎｑ ）が使用されている。５は
ＡＩ！突起物をそれぞれ示す。
このような構造における問題点は前記絶縁膜形成時等の
高温時や使用中に第１Ｉ音配線金属の例えばアルミニウ
ムの結晶粒子が大きくなり、突起５を生じて、第２層配
線金属のアルミニウム層と短絡する欠点かあった。
高温時や使用中に第１Ｉ音配線金属の例えばアルミニウ
ムの結晶粒子が大きくなり、突起５を生じて、第２層配
線金属のアルミニウム層と短絡する欠点かあった。
ｔｄ） 発明の目的
本発明は上記従来の欠点に鑑み、従来の半導体デバイス
の容量、耐圧については良好な特性を保ったまま、化学
気相反応温度をかえて形成した２層構造の絶縁膜を形成
することにより、前記第１第２配線金属層の短絡を防止
することを目的とするものである。
の容量、耐圧については良好な特性を保ったまま、化学
気相反応温度をかえて形成した２層構造の絶縁膜を形成
することにより、前記第１第２配線金属層の短絡を防止
することを目的とするものである。
（ｅ） 発明の構成
そしてこの目的は本発明によれば、多層配線構造の半導
体装置を製造するにあたり、第２配線金属層の表面上に
化学気相反応温度を２５０°Ｃ以下で第１絶縁膜を形成
し、該第１絶縁膜上に２５０℃より高温で第２絶縁膜を
形成することを特徴とする半導体装置の製造方法を提供
することによって達成される。
体装置を製造するにあたり、第２配線金属層の表面上に
化学気相反応温度を２５０°Ｃ以下で第１絶縁膜を形成
し、該第１絶縁膜上に２５０℃より高温で第２絶縁膜を
形成することを特徴とする半導体装置の製造方法を提供
することによって達成される。
（ｆｌ 発明の実施例
以下本発明実施例を図面によって詳述する。第２図は本
発明によって製造された半導体装置の概略構成図である
。
発明によって製造された半導体装置の概略構成図である
。
同図において、■はシリコン基板、２は二酸化けい素、
３は一層配線アルミニウム層、４ば窒化シリコン膜、６
は二層配線アルミニウム層で、−隻 層間線アルミニウム層と９０’１７：差している断面を
示す。７は本発明の方法により作成した第１絶縁膜窒化
シリコンを示す。この窒化シリコン膜７はシランガスと
アンモニア及び窒素ガスの混合気体をＯ，１〜０．４．
Ｔ ｏ ｒ ｒ 、の圧力を保ち、シリコン基板温度
２５０°Ｃ以下の低温で高周波電力を印加することによ
りプラズマ化学気相反応を起させ形成することができる
。
３は一層配線アルミニウム層、４ば窒化シリコン膜、６
は二層配線アルミニウム層で、−隻 層間線アルミニウム層と９０’１７：差している断面を
示す。７は本発明の方法により作成した第１絶縁膜窒化
シリコンを示す。この窒化シリコン膜７はシランガスと
アンモニア及び窒素ガスの混合気体をＯ，１〜０．４．
Ｔ ｏ ｒ ｒ 、の圧力を保ち、シリコン基板温度
２５０°Ｃ以下の低温で高周波電力を印加することによ
りプラズマ化学気相反応を起させ形成することができる
。
例えば、比較的低温の２００ ｃでＣＶＤ窒化シリコン
膜を一層配線アルミニウム層３の表面上に薄くコートす
ることにより２ 八βの表面での突起が押さえられる。
膜を一層配線アルミニウム層３の表面上に薄くコートす
ることにより２ 八βの表面での突起が押さえられる。
このＡｌの表面突起はいわゆるマイグレーションによる
現象の１つとして考えられ、温度勾配等によってその発
生状態はかわる。
現象の１つとして考えられ、温度勾配等によってその発
生状態はかわる。
次に膜厚のを効範囲を調べると、まず５００Å以下の膜
厚では薄すきて前記ＡＩ２の突起がつき抜ける恐れがあ
った。つまり薄くなれはなる程それだけ短絡の重大欠陥
かふくまれる確率が高くなり。
厚では薄すきて前記ＡＩ２の突起がつき抜ける恐れがあ
った。つまり薄くなれはなる程それだけ短絡の重大欠陥
かふくまれる確率が高くなり。
寿命時間が短か（なる。
一方膜厚を厚くしていくと、従来の絶縁膜にくらべて膜
質が劣り耐圧が悪くなるので眉間絶縁膜としての特性を
得ることが困難となるので１５００人程度定色どめる。
質が劣り耐圧が悪くなるので眉間絶縁膜としての特性を
得ることが困難となるので１５００人程度定色どめる。
さらにＣＶＤ反応温度の臨界性について調べると１反応
層度が高げれば高い程耐圧の高い膜質のシリコン窒化膜
が得られるが、それだけ成長中にＡｌ突起が生しる危険
性がある。
層度が高げれば高い程耐圧の高い膜質のシリコン窒化膜
が得られるが、それだけ成長中にＡｌ突起が生しる危険
性がある。
例えば１常温から従来使用されている最高温度の４５０
℃までの温度範囲について、Ａｌ突起防止にを効な温度
範囲は２５０℃を上限とする温度であることが確かめら
れた。
℃までの温度範囲について、Ａｌ突起防止にを効な温度
範囲は２５０℃を上限とする温度であることが確かめら
れた。
従って第１絶縁膜７の製作方法についてはＣＶＤの反応
温度を２５０℃以下に保ち、膜厚を５００人から１５０
０人に成長させることが最適条件といえる。
温度を２５０℃以下に保ち、膜厚を５００人から１５０
０人に成長させることが最適条件といえる。
次に半導体デバイスの容量、耐圧など電気的特性を配慮
し、前記第１絶縁膜の窒化シリコン膜７の表面上にＣＶ
Ｄ反応温度２５０ ’ｃより高温で成長させた第２絶縁
膜の窒化シリコン膜４を形成させる。
し、前記第１絶縁膜の窒化シリコン膜７の表面上にＣＶ
Ｄ反応温度２５０ ’ｃより高温で成長させた第２絶縁
膜の窒化シリコン膜４を形成させる。
この窒化シリコン膜４ば従来のＣＶＤ膜の製造方法に相
当するもので１反応層度２５０°Ｃから４５０℃に保ち
、膜厚を６０００人から９０００八程度になるよう形成
させればよい。
当するもので１反応層度２５０°Ｃから４５０℃に保ち
、膜厚を６０００人から９０００八程度になるよう形成
させればよい。
以」二述べた如く、従来の眉間絶縁膜の全体の膜厚をか
えないで、プラズマＣＶＤの反応温度をかえることによ
り眉間絶縁層を２層構造になるよう製作し、第１絶縁膜
は第２配線金属層のＡ４粒子の成長による突起を阻止す
るように製作し、第２絶縁股は半導体デバイスの容量、
耐圧など電気的特性を考慮して製作すれは、容量、耐圧
については良好な特性を保ったままＡ１＝Ａ、 １間の
短絡が防止できる。
えないで、プラズマＣＶＤの反応温度をかえることによ
り眉間絶縁層を２層構造になるよう製作し、第１絶縁膜
は第２配線金属層のＡ４粒子の成長による突起を阻止す
るように製作し、第２絶縁股は半導体デバイスの容量、
耐圧など電気的特性を考慮して製作すれは、容量、耐圧
については良好な特性を保ったままＡ１＝Ａ、 １間の
短絡が防止できる。
尚、上記実施例で、第１絶縁膜７はプラズマ窒化ソリコ
ン膜の場合について説明したが、プラズマ酸化膜、プラ
ズマ窒化酸化膜および光化学気相反応によって形成でき
る膜であっても、Ａｌの突起をおさえることかできるの
で同様に適用することができる。
ン膜の場合について説明したが、プラズマ酸化膜、プラ
ズマ窒化酸化膜および光化学気相反応によって形成でき
る膜であっても、Ａｌの突起をおさえることかできるの
で同様に適用することができる。
さらに配線金属層についても、アルミニウム（ＡＩ！＞
の場合について説明したが、ＡＩ１合金でも突起が問題
になるので、同様に本発明を適用すればＪ二層に述べた
効果が得られる。
の場合について説明したが、ＡＩ１合金でも突起が問題
になるので、同様に本発明を適用すればＪ二層に述べた
効果が得られる。
（ｇ＋ 発明の効果
以上詳細に説明したように１本発明によれば。
第１配線金Ｂ層と第２配線金属層の眉間絶縁層を２層構
造に製作することにより、第１配線金属層からの結晶粒
子の増大を堅固な第１絶縁膜により阻止することができ
、眉間の短絡が防止できる。
造に製作することにより、第１配線金属層からの結晶粒
子の増大を堅固な第１絶縁膜により阻止することができ
、眉間の短絡が防止できる。
従ってデバイスの歩留をよくすると共に、信頼性の向上
にずくれた効果を発揮することができる。
にずくれた効果を発揮することができる。
第１図は従来の多層配線構造の一例として２層配線構造
を有する半導体装置の従来の製造方法による概略構成図
、第２図は本発明による半導体装置の製造方法による一
実施例の概略構成図である。
を有する半導体装置の従来の製造方法による概略構成図
、第２図は本発明による半導体装置の製造方法による一
実施例の概略構成図である。
Claims (1)
- 【特許請求の範囲】 多層配線構造の半導体装置を製造するにあたり。 第１配線金属層の表面上に化学気相反応温度を２５０℃
以下で第１絶縁膜を形成し、該第１絶縁膜上に、２５０
℃よりり高温で第２絶縁膜を形成することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5298483A JPS59178751A (ja) | 1983-03-29 | 1983-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5298483A JPS59178751A (ja) | 1983-03-29 | 1983-03-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59178751A true JPS59178751A (ja) | 1984-10-11 |
Family
ID=12930169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5298483A Pending JPS59178751A (ja) | 1983-03-29 | 1983-03-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178751A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645322A (ja) * | 1992-07-22 | 1994-02-18 | Nec Corp | 窒化シリコン膜の製造方法 |
-
1983
- 1983-03-29 JP JP5298483A patent/JPS59178751A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645322A (ja) * | 1992-07-22 | 1994-02-18 | Nec Corp | 窒化シリコン膜の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3385729A (en) | Composite dual dielectric for isolation in integrated circuits and method of making | |
| JPH05259297A (ja) | 半導体素子の製造方法 | |
| JPS62204575A (ja) | 薄膜半導体装置およびその製造方法 | |
| JPS59178751A (ja) | 半導体装置の製造方法 | |
| JPS5911663A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JP3332063B2 (ja) | ＳｉＮｘ／ＰＳＧ積層構造の形成方法 | |
| JPH0922884A (ja) | 半導体素子の製造方法 | |
| JPS6056291B2 (ja) | 誘電体絶縁分離基板の製造法 | |
| JPH06291201A (ja) | 半導体装置の製造方法 | |
| JPH05275424A (ja) | 半導体装置の製造方法 | |
| JPH05206110A (ja) | 半導体装置およびその製造方法 | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03159124A (ja) | 半導体装置の製造方法 | |
| JPS5954243A (ja) | 半導体集積回路装置 | |
| JP2776109B2 (ja) | 半導体装置の製造方法 | |
| JPS60229372A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPH04216630A (ja) | 半導体素子の配線形成方法 | |
| JPH05152280A (ja) | 半導体装置の製造方法 | |
| JPH0653209A (ja) | 半導体装置の製造方法 | |
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JPH0325967A (ja) | 半導体装置の製造方法 | |
| JPS61133636A (ja) | 半導体装置の製造方法 | |
| JPS63233537A (ja) | 絶縁層の形成方法 | |
| JPH01196130A (ja) | シリコン酸化膜の成長方法 | |
| JPS6130054A (ja) | 半導体装置の製造方法 |