JPS59165457A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59165457A
JPS59165457A JP3900183A JP3900183A JPS59165457A JP S59165457 A JPS59165457 A JP S59165457A JP 3900183 A JP3900183 A JP 3900183A JP 3900183 A JP3900183 A JP 3900183A JP S59165457 A JPS59165457 A JP S59165457A
Authority
JP
Japan
Prior art keywords
strip
semiconductor layer
electrode
region
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3900183A
Other languages
English (en)
Other versions
JPH0142636B2 (ja
Inventor
Arata Kimura
新 木村
Takahiro Nagano
隆洋 長野
Hiroshi Fukui
宏 福井
Hisao Amano
天野 比佐雄
Tsutomu Yao
勉 八尾
Saburo Oikawa
及川 三郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3900183A priority Critical patent/JPS59165457A/ja
Priority to US06/585,606 priority patent/US4646122A/en
Priority to CA000449008A priority patent/CA1214572A/en
Priority to DE8484102491T priority patent/DE3471833D1/de
Priority to EP84102491A priority patent/EP0128268B1/en
Publication of JPS59165457A publication Critical patent/JPS59165457A/ja
Publication of JPH0142636B2 publication Critical patent/JPH0142636B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は制御紙流により主電流の導通・しゃ断の制御可
能なゲートターンオフサイリスタ或はトランジスタの如
き半導体装置に係シ、特に、その制御電極の構造に関す
るものである。′〔従来技術〕 ゲートターンオフサイリスタ(以下GTOと略記)やト
ランジスタ(以下TR8と略記)では、エミツタ層を複
数の短冊状領域からなるものとし、これに隣接するベー
ス層と共に半導体基体の一生表面に露出せしめ、各短冊
状領域には一方の主電極膜、ベース層には各短冊状領域
を取囲むように制?8覗極膜が低抵抗接触され、半導体
基体の地主表面には他方の主電極膜が低抵抗接触された
構成を採っている。
GTOを例に採って具体的に説明するに、第1図に示す
ように、半導体基体1はn型エミツタ層2、n型ベース
層3、p型ベース層4及びn型エミツタ層からなり、n
型エミツタ層は複数の短冊状領域5に分れ、上側主表面
にp型ベース層4と□  共に露出している。下側主表
面側に於て、n型エミツタ層2にアノード電極@6が、
上側主表面側に於て、各短冊状領域5にカソード峨極膜
7が、そして、p型ベース層に各短冊状領域をコ字状に
取囲むようにゲート電極膜8が低抵抗接触している。上
側主表面上には各電極7.8が低抵抗接触している部分
以外の部分に表面安定化膜としてシリコン酸化膜9が設
けられている。
尚第1図(a)では理解を容易にするため同図(b)(
e)に示されているこのシリコン酸化膜9が省略されて
おり、平面図であるが各゛電極7,8に斜線が付けられ
ている。
このような構成を採用する理由は、導通状態からしゃ断
状態へ移行させる際、ターンオフ信号を各短冊状領域5
に均一に作用させて、速やかなる移行動作を期待するこ
とにるる。
しかしながら、ターンオフ信号は各短冊状領域5に均等
に作用せず、しばしば、しゃ断状態へ移行し得す、しゃ
断耐量が制限されていた。
その理由は次の通シである。
本発明者等のターンオフ破壊の検討結果によれば、ター
ンオフ時のアノード・カソード間電圧とアノード亀靴夫
々の瞬時値ローカス(focus(英語〕:軌跡)があ
る限界線を越えなければターンオフ失敗しないことが分
った。第2図はこの限界線りの一例を示す。斜線を付け
た限界線の範囲内で、GTOは安全に動作する。この領
域を安全動作領域(以下AS6と略記)と呼ぶことにす
る。
第1図に示す従来のGTOはこのASOが狭くしゃ断耐
量が小さかった。
ターンオフ信号はゲート電極膜8に対しカンード電極膜
7が正電位となる関係で印加され、p型代−ス層4にお
けるキャリアをゲート電極膜8がら引き抜く。この時、
第1図(C)で示されるように、キャリアは各短冊状領
域50幅方向の両側から引き抜かれて行き、それにつれ
て導通領域は各短冊状領域5の中央に収縮して来る。こ
のため、ターンオフ信号経路の抵抗は高くなり、引き出
せるターンオフ信号は制限される。この状態はしばらく
持続し、急激な温度上昇を発生し、ついには破壊する。
従って、アノード・カソード間電圧あるいはアノード電
流は制限されざるを得す、しゃ断耐量は小さかった。
しゃ断耐量ヲ向上させる手段として、特公昭43−28
750号公報に示されている様に、n型エミツタ層の中
央を欠除させることが提案されているが、n型エミツタ
層の実質的面積が減少するため、導通状態でのオン電圧
が高くなる問題があった。
以上の問題点は、TBSにおいても同様に生じていた。
〔発明の目的〕
本発明の目的は、ASOが広く導通状態でのオン電圧が
低い半導体装置を提供することにある。
〔発明の概要〕
本発明の特徴とするところは、半導体基体が隣接相互で
導電型の異なる少くとも3個の半導体層を有し、第一半
導体層は複数の短冊状領域からなり、第二半導体層は上
記各短冊状領域と共に上記半導体基体の第−主面に露出
し、この第一主面の上記各短冊状領域に第一主電極が接
続され、上記第二半導体層に制御電極が接続され、上記
半導体基体の第二主面側の半導体層に第二主電極が接続
されている半導体装置拠おいて、各短冊状領域の幅方向
の一方側の第二半導体層の領域は他方側の第二半導体層
の領域よりも高インピーダンスをもって制御電極と接続
されていることにある。
〔発明の実施例〕
第3図は本発明の一実施例になるGTOを示している。
第3図においては、第1図に示したものと同一物・相当
物には同一符号を付けである。
第3図に示すGTOが第1図に示すGTOと異なる点は
ゲート電極膜が8aと8bの2種に分れていることでる
る。ゲート電極膜8aは図示していない制御゛電極と接
続され、ゲート電極膜8bはゲート電極膜8a、8b間
のp型代−ス層4の抵抗およびゲート電極膜8aを介し
て図示していない制御電極と接続されている。
エミツタ層が複数個に分割されたGTOやTR8では、
通常、各エミッタ領域を夫々含んで他方のエミツタ層あ
るいはコレクタ層の間で形成されるGTO単位やTBS
単位の複合体であるとの考え方がある。
この考え方に従えば、第3図に示すGTOは4個の短冊
状領域5を有するので、4個のGTO単位が複合化され
たものと見ることができる。各GTO単位が均一に動作
するものとして、動作を第4図により説明する。
第4図はG’l’O単位を第1図(C)に対比して模式
化して示している。
第4図において、第1図、第3図に示したものと同一物
・相当物には同一符号を付けている。
ゲート電匝膜sa、sb間のp型代−ス層4における抵
抗Rを半導体基体1外に取り出し、アノード、カソード
、ゲートの各電極膜6,7,8a。
8bにおける抵抗は無視でさるものとして、アノード(
第一主電極)A、カソード(第二主電極)K、ゲート(
制御電極)Gに接続しである。
即ち、短冊状領域5の幅方向の一方側(図において左側
)のp型ベース層領域は他方側(図において右側)のp
型ベース層領域よりも高インピーダンス(図において抵
抗R)をもってゲートGと接続された構成となっている
ゲートGが開放され、カソードKに対しアノードAが正
電位となる電圧が印加された状態ではしゃ断状態にある
。ここで、カソードKに対しゲートGが正電位となる電
圧を印加してターンオン信号を加えると、通常のサイリ
スタにおけるターンオン動作が起る。この時、抵抗Rが
あるため、ゲート電極膜8b側から加わるターンオン信
号はゲート電極+漢8a側から加わるターンオン信号に
較べて少ないが、導通領域は広がるから、短冊状領域5
において全面的にアノード電流が流れる様になる。
ターンオフ信号は、ゲートGに対しカンードKが正α位
となる磁圧を印加することによって加えられる。
ターンオフ信号、即ち、ターンオフ−流の流れをp型ベ
ース層4中に11+  12で示す。
p型(−ス層4にはシート抵抗がある。これをターンオ
フ電流11+Fの経路に沿って、rl。
r2で示している。シート抵抗rl 、r2はアノード
電流が流れている状態では導電度変調を受けて充分小さ
い値となっている。ターンオフ電流量2は抵抗Rがある
ため、ターンオフ電流11に較べて充分小さい。従って
、ターンオフ開始当初には半導体基体1内におけるキャ
リアは、ターンオフ電流11によって主として引き抜か
れ、キャリア濃度は時間経過と共に図において、中央部
及び右側のキャリア濃度は低下し続け、アノード電流は
全体として低下する。内部的には、アノード電流は図に
おいてよ抄左側の部分を偏倚して流れるようになる。シ
ー′ト抵抗rlはキャリア濃度が低くなることによって
導電度変調は弱まるから次第に高くなる。一方、アノー
ド電流の偏倚によりシート抵抗r2は低下する。従って
シート抵抗r1に対するシート抵抗r2と抵抗Rの和の
差は次第に弱まり、ターンオフ電流11は減少しターン
オフ電流12は増加する。
即ち、 の値が時間と共にほぼ零から徐々に増加する。アノード
電流が集中して流れている部分はよりゲート電極膜8b
に近づき、増加してきたターンオフ電流12によっても
キャリアは引き抜かれ、ターンオフすることになる。
以上のターンオフ動作を要約すれば、ターンオフ動作初
期にターンオフ電流の差によシ、短冊状領域の幅方向の
一方側と他方側からキャリアをアンバランスに引き抜き
、末期にキャリアを一方側に偏倚させておいて、両方側
から引き抜くものと云える。
以上の動作に基づく効果について、以下説明する。
第一に、ASOが拡大したGTOが得られる。
本発明になるGTOでは、ターンオフ動作末期にキャリ
アが短冊状領域5の一方側に偏倚されるので、キャリア
を引き抜く能力が低下せず、よってターンオフ動作が良
好に行われ、ASOが拡大するものと考えられる。
ASOは前述の如くターンオフ時のアノード・カソード
間゛成圧とアノード電流量々の瞬時値ローカスの限界線
で与えられ、本発明によれば、第2秩 図の限界線りは庖印にて示す方向に移動し、しゃ断耐量
は向上する。そして、本発明者等は実験により、そのよ
うな事実を確認した。
抵抗Rは、インダクタンスLが含まれている程、ターン
オフ動作開始初期におけるターンオフ電流i2は制限を
受けてアンイくランスの度合を増し、又、リアクタンス
分だけ抵抗分を小さくすれば、ターンオフ動作末期に′
ターンオフ゛電流12は増大し、一層ASOは拡大する
第二に、オン電圧が低いGTOが得られる。
短冊状領域5に対しては、特公昭43−28750牟 号公報等に見られるよな実質的面積を低下させる手段を
施していないから、導通状態でのオン電圧は低い。オン
電圧が高い程、半導体基体における熱損失は増大して熱
破壊の危険性は増し、ターンオフ動作は困難になるので
、本発明では、一層しや断耐量の大きなGTO”が得ら
れる。
従来の第1図に示すGTOにおける考え方は、短冊状領
域の幅を出来るだけ小さくして、幅方向中央部まで当初
からターンオフ電流が作用するようにしているものであ
るため、短冊状領域の面積は小さくなシ、従って、短冊
状領域の数を多くして、複雑なパターンを持ってい是。
本発明によれば、キャリアを一方側に隼倚させているか
ら、短冊状領域の幅を大きくでき、もって、カソード側
のパターンは単純化する効果もある。
第3図に示す実施例において、第4図のカソードにやゲ
ートGとなるワイヤやリード等のボンディングの都合に
よシ負荷電流がカソード電極膜7の橋絡部7a側から引
き出され、ゲート信号がゲート電極膜7の橋絡部8C側
から印加されるとする。両電極膜7,8a、、8bは微
小ながら抵抗を有する。橋絡部7a、8Cから離れる程
橋絡部7a、8Cとの間の抵抗は増加する。電流は抵抗
の小さいところを多く流れるから、各短冊状領域5の長
手方向における半導体基体中での分布状態をみると負荷
電流は橋絡部7a側に多く流れ、ゲート信号は橋絡部8
C側に多く流れることになる。
特に、ターンオフ′に流についてみると、負荷電流/タ
ーンオフ電流の比は橋絡部8C側で小さく、橋絡部7C
側で大きくなる。負荷電流/ターンオフ電流の比は小さ
い程ターンオフは容易であるから、各短冊状領域5の長
手方向でターンオフ機能に差を生じていると云える。
次に、第4図で説明した時間経過を考慮に入れて、ター
ンオフ動作を説明する。
ターンオフ動作当初においては、ゲート電極膜8bを介
してitとんどターンオフ電流は流れず、専ら、キャリ
アはゲート電極膜8bを介して引き抜かれ、キャリアの
移動する領域はゲート電極膜8b側に偏倚していく。タ
ーンオフ動作が進むと、ゲート電極膜8aを流れるター
ンオフ電流ilは減少し、ゲート電極膜8bを流れるタ
ーンオフ電流12は増大してくる。ゲート電極膜8bに
おける抵抗分とゲート電極膜8bの下端部と橋絡部8c
間の抵抗分を比較するとゲート電極膜8bにおける抵抗
分は充分小さく、ここでのターンオフ電流12による電
位降下はゲート電極膜8bの下端部と橋絡部’8 c間
の電位降下に較べてほとんど無視できる。このため、ゲ
ート電極膜8bはitぼ等電位にアシ、短冊状領域5の
長手方向に沿ったターンオフ電流I2の分布はほとんど
生じない。
従って、ターンオフ電流i1が当初短冊状領域5の長手
方向で差をもってキャリアを引き抜いたとしても、末期
にはターンオフ電流12はほぼ均等にキャリアを引き抜
くから、短冊状領域5の長手方向でターンオフ機能は均
一化して来て、良好なター/オフ動作が得られる。
ゲート電極膜8bはその下のp型ベース層4と同電位に
なるから、ゲートを極膜8bはp型代−ス層4の均圧材
とみることができる。
従来は、短冊状領域5の長手方向でターンオフ機能に差
を持たせないようにするために、短冊状領域5の長さは
制限を受けていたが、本発明によれば均圧材としてのゲ
ート電極膜8bの存在によりこのような制限を排除でき
、自由に短冊状領域5の長さを設定できる。
次に、半導体基体利用による抵抗分の付加法について説
明する。
第5図は第3図の一点鎖線で囲まれた区域に相当するも
のを第3図の左上方から斜視した形で示している。
この実施例では、第1図に示す従来例と同様、ゲート電
極膜8は一体となっている。しかしながら、短冊状領域
5の幅方向の一方側のゲート電極 □膜8との間に短冊
状領域5と同導電型のn型埋込領域9が短冊状領域5の
長手方向に沿って設けられている。埋込領域9があるた
め、ターンオフ電  ′p型ペース層4が公知の拡散技
術で形成されている場合に表面部のシート抵抗よシ大き
いから、ターンオフ電流’1 +  ’*はターンオフ
動作初期にアンバランスを生ずる。
埋込領域9は点線にて示すようにゲート電極膜8の一部
の下まで延びていてもよい。
埋込領域9は第6図に示す如く、溝10で代替できる。
第7図は更に他の実施例を示している。この実施例では
、短冊状領域5の一方側にp型代−ス層4と同導電型で
高不純物濃度の埋込領域11が設けられている。埋込領
域11は短冊状領域5の長手方向の端部でゲート電極M
8と低抵抗接触している。ターンオフ電流11はゲート
電極膜8中を流れるがターンオフ電流量2は埋込領域1
1中を流れる。埋込領域11中の抵抗はゲート電極膜8
中の抵抗より高くなるので、ターンオフ電流11+12
の間でターンオフ動作の初期にアンバランスを生ずる。
第8図に示す他の実施例では、第5図の実施例と同様に
、ゲート電極膜8は一体となっているが、短冊状領域5
とその幅方向の一方側のゲート電極膜8との間の距離t
1が短冊状領域5とその幅方向の他方側のゲート電極膜
8との間の距離t2よシ大きく設定され、この距離の差
が与えるp型ベース層4のシート抵抗の差が、ターンオ
フ動作初期にターンオフ電流11+  12にアンバラ
ンスを生ずる。
以上の第5図恥第8図に示した各実施例は各図の形態に
限定されるものではなく、任意に組合せることが可能で
ある。
次に、本発明の応用例について説明する。
従来よシ採用されている高速化のためのライフタイムキ
ラーの半導体基体への添加や放射線の照射は本発明にお
いても適用できる。
また、これらの高速化手段に代るものとして、GTOで
は特開昭54−’111790号公報等に開示されたア
ノード側エミッタ短絡構造があるが、この構造を本発明
のGTOに適用することも双きる。
半導体基体としては第3図に示す方形のものだけでなく
、第9図に示すように円形のものも適用できる。第9図
において、第1図、第3図に示すものと同一物、相当物
には同一符号を付けている。
第9図の円形半導体基体1には短冊状領域が放射状に設
けられ、その上に、カソード電極膜7が同様な形に放射
状に独立して低抵抗接触している。
2個ずつの短冊状領域が対を為し、その間に一方側のゲ
ート電極膜8bがp型ベース層に低抵抗接触している。
他方側のゲート電極膜8aは対になった短冊状領域を取
囲んでいる。
第9図の例では短冊状領域の配列が一重放射状であるが
、定格電流の大きなものでは多重放射状配列にするとよ
い。
第10図は第9図の例でp型ベース層をエッチダウン構
造としたものである。この例では、図示する様に、カソ
ード12を各カソード電極膜7に圧接する場合に、各ゲ
ート電極膜sa、sbとカソード12の絶縁が確保でき
る。
第11図は従来構造のGTO単位と本発明になるGTO
単位が並設された場合の例である。
第11図において、第1図、第3図に示すものと同一物
、相当物には同一符号を付けである。
同図において、5個の短冊状領域5が並置されているが
、図において右端の短冊状領域5は第1図と同様、幅方
向の両側に橋絡部8Cに連らなるゲート電極膜8aが配
置されているが、他の短冊状領域5は、第3図と同様、
幅方向の一方側と他方側でアンバランスを与えるだめの
ゲート電極膜f3a、8bが配置されている。
右端の短冊状領域5では、ターンオフ動作初期に幅方向
の両側からバランスよくキャリアが引き抜かれる。この
場合、残シの短冊状領域5に較べて、作用するターンオ
フ電流の量が多いため、右端の短冊状領域5を含むGT
O単位では早くターンオフを完了しようとする。この時
、他の各短冊状領域5を含む各GTO単位ではまだ導通
状態にあるため、右端の短冊状値域を含むGTO単位を
流れている低流は他のGTo年uに移り易く、速かにタ
ーンオフを完了する。その陵、残りの本発明になる各G
TO単位がターンオフを完了する。
右端以外のGTO単位は右端のGTO単位の直流を負担
する形になるので、ASOに余裕がある場合に採れる構
成である。
〔発明の効果〕
以上説明したように、本発明によれば、ターンオフ動作
初期に短冊状領域の幅方向両側からキャリアをアンバラ
ンスに引き抜き、もって、As。
が拡大され、オン電圧が低い半導体装置を得ることがで
きる。
【図面の簡単な説明】
第1図は従来のGTOを示しており、(a)はカソード
側平面図、(b)は(a)のI−I切断線に沿った縦断
面図、(C)は(a)の■−■切断線に沿った横断面図
、第2図はGTOにおけるアノード・カンード間電圧と
アノード電流の関係を示す図、第3図は本発明の一実施
例になるGTOのカソード側平面図、第4図は本発明に
なるGTOのターンオフ動作機構を説明するGTO単位
の模式図、第5図〜第8図は各々本発明の他の実施例を
示す要部断面斜視図、第9図は本発明の一応用例になる
GTOの部分的カソード側平面図、第10図は第9図の
m−■切断線に沿った部分的断面図、第11図は本発明
の他の応用例を示すカソード側平面図である。 1・・・半導体基体、2・・・p型エミッタ層、3・・
・n型ベース層、4・・・p型ベース層、5・・・n型
エミッタノー短冊状領域、6・・・アノード電極膜、7
・・・カッー第 1  〔う   IO−ン 第2の 晃3に 第40 箋5の 第60 第7の ダ 箋F3の 第qn 第1On f、tt口

Claims (1)

  1. 【特許請求の範囲】 1、半導体基体が隣接相互で導電型の異なる少くとも3
    個の半導体層を有し、第一半導体層は複数の短冊状領域
    からなり、第二半導体層は上記各短冊状領域と共に上記
    半導体基体の第一主面に露出し、この第一主面の上記各
    短冊状領域に第一主電極が接続され、上記第二半導体層
    に制御電極が接続され、上記半導体基体の第二主面側の
    半導体層に第二主!極が接続されている半導体装置にお
    いて、各短冊状領域の幅方向の一方側の第二半導体層の
    領域は他方側の第二半導体層の領域よりも高インピーダ
    ンスをもって制御電極と接続されていることを特徴とす
    る半導体装置。 2、上記第1項において、各短冊状領域には第一の電極
    膜が低抵抗接触し、上記各電極膜は第一主電極に接続さ
    れていると共に、第二半導体層の各両側領域には上記各
    短冊状領域の長手方向に沿って第二、第三の電極膜が低
    抵抗接触し、上記第二の電極膜は第二半導体層自体の抵
    抗を介して制御電極に接続され、上記第三の電極膜は直
    接上記制御電極に接続されていることを特徴とする半導
    体装置。 3、上記第1項においヤ、各短冊状領域には第一の電極
    膜が低抵抗接触し、上記各電極膜は第一主電極に接続さ
    れていると共に、第二半導体層には上記各短冊状哄域を
    取囲むように上記半導体層と同一導電型の高不純物濃度
    領域が設けられており、上記各短冊状領域の長手方向に
    沿うように上記各短冊状領域の幅方向の他方側の高不純
    物濃度領域に第二の電極膜が低抵抗接触し、上記各第二
    電極膜は制御電極に接続されていることを特徴とする半
    導体装置。 4、半導体基体が隣接相互で導電型の異なる少くとも3
    個の半導体層を有し、第一半導体層は複数の短冊状領域
    からなり、第二半導体層は上記各短冊状領域と共に上記
    半導体基体の第一主面に露出し、この第一主面の上記各
    短冊状領域に第一主電極が接続され、上記第二半導体層
    に制御電極が接続され、上記半導体基体め第二主面側の
    半導体層に第二主電極が接続されている半導体装置にお
    いて、各短冊状領域には第一の電極膜が低抵抗接触し、
    上記各短冊状領域の幅方向に一側の上記第二半導体層に
    上記各短冊状領域の長手方向に沿って第二の電極膜が低
    抵抗接触し、上記各短冊状領域の幅方向の他側および長
    手方向端部の上記第二半導体層は少くとも該半導体層と
    同一導電型で高不純物濃度の領域が設けられ、上記第一
    の電極膜は上記第一主電極と接続され、上記第二の電極
    膜は上記制御電極と接続され、上記第二の電極膜は上記
    高不純物濃度領域と低抵抗接触していることを特徴とす
    る半導体装置。 5、半導体基体が隣接相互で導電藪の異なる少くとも3
    個の半導体層を有し、第一半導体層は複数の短冊状領域
    からなシ、第二半導体層は上記各短冊状領域と共に上記
    半導体基体の第一主面に露出し、この第一主面の上記各
    短冊状領域に第一主電極が接続され、上記第二半導体層
    に制御電極が接続され、上記半導体基体の第二主面側の
    半導体層に第二主電極が接続されている半導体装置にお
    いて、各短冊状領域には第一の電極膜が低抵抗接触し、
    上記各短冊状領域の幅方向の両側の上記第二半導体層の
    領域に上記各短冊状領域の長手方向に沿って第二、第三
    の電極71が低抵抗接触し、上記第一〇W電極膜上記各
    短冊状領域の長手方向の一端側で第一主電極に接続され
    、上記第二電極膜は上記各短冊状領域の長手方向の他端
    側で上記第二半導体層自体の抵抗を介して制御電極に接
    続され、上記第三電極膜は上記他端側で直接上記制御電
    極に鱗続されていることを特徴とする半導体装置。
JP3900183A 1983-03-11 1983-03-11 半導体装置 Granted JPS59165457A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3900183A JPS59165457A (ja) 1983-03-11 1983-03-11 半導体装置
US06/585,606 US4646122A (en) 1983-03-11 1984-03-02 Semiconductor device with floating remote gate turn-off means
CA000449008A CA1214572A (en) 1983-03-11 1984-03-07 Semiconductor device
DE8484102491T DE3471833D1 (en) 1983-03-11 1984-03-08 Semiconductor device having a control electrode
EP84102491A EP0128268B1 (en) 1983-03-11 1984-03-08 Semiconductor device having a control electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3900183A JPS59165457A (ja) 1983-03-11 1983-03-11 半導体装置

Publications (2)

Publication Number Publication Date
JPS59165457A true JPS59165457A (ja) 1984-09-18
JPH0142636B2 JPH0142636B2 (ja) 1989-09-13

Family

ID=12540882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3900183A Granted JPS59165457A (ja) 1983-03-11 1983-03-11 半導体装置

Country Status (1)

Country Link
JP (1) JPS59165457A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142772A (ja) * 1984-12-17 1986-06-30 Hitachi Ltd 半導体装置
JPH0325258U (ja) * 1989-07-24 1991-03-15

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142772A (ja) * 1984-12-17 1986-06-30 Hitachi Ltd 半導体装置
JPH0530308B2 (ja) * 1984-12-17 1993-05-07 Hitachi Ltd
JPH0325258U (ja) * 1989-07-24 1991-03-15

Also Published As

Publication number Publication date
JPH0142636B2 (ja) 1989-09-13

Similar Documents

Publication Publication Date Title
US4646117A (en) Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions
US4786959A (en) Gate turn-off thyristor
JPS6362905B2 (ja)
JP3165480B2 (ja) ターンオフサイリスタ
JPS5986260A (ja) ゲ−トタ−ンオフサイリスタ
JPH0465552B2 (ja)
JPS59165457A (ja) 半導体装置
US4646122A (en) Semiconductor device with floating remote gate turn-off means
JPS6364907B2 (ja)
JP5446103B2 (ja) 双方向サイリスタ
JP3657938B2 (ja) 半導体装置
JPS6220713B2 (ja)
JP4700148B2 (ja) 電圧駆動型バイポーラ半導体装置
JPH045274B2 (ja)
JP3200328B2 (ja) 複合半導体装置
JPS59163867A (ja) ゲ−トタ−ンオフサイリスタ
JPS6231166A (ja) ゲ−ト埋込形半導体素子
JP2797890B2 (ja) 複合半導体装置
JPS6348135Y2 (ja)
JPH098280A (ja) 半導体装置及びそれを用いたインバータ装置
EP0147776A2 (en) Semiconductor device provided with control electrode
JPS612365A (ja) 半導体装置
JPS596071B2 (ja) 逆導通サイリスタ
JPH02253660A (ja) 電界効果型静電誘導サイリスタ
JPH0722197B2 (ja) 電界効果型静電誘導サイリスタ