JPS5916422B2 - Ｍｉｓ電界効果型半導体装置 - Google Patents
Ｍｉｓ電界効果型半導体装置Info
- Publication number
- JPS5916422B2 JPS5916422B2 JP51093872A JP9387276A JPS5916422B2 JP S5916422 B2 JPS5916422 B2 JP S5916422B2 JP 51093872 A JP51093872 A JP 51093872A JP 9387276 A JP9387276 A JP 9387276A JP S5916422 B2 JPS5916422 B2 JP S5916422B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- semiconductor device
- mis field
- gate electrode
- effect semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はＭＩＳ電界効果型半導体装置に関する。
従来、ＭＩＳ電界効果型トランジスタ（以下、ＭＩＳＦ
ＥＴという）による半導体集積回路において、同一基板
内に相異なる閾値電圧のＭＩＳＦＥＴを形成する場合、
一般的に行なわれている方法は、ゲート絶縁膜にイオン
を注入して、もつて閾値電圧を制御することである。こ
の方法は、しかし、選択的にイオン注入するためのイオ
ン注入用マスクのホトエッチング工程とイオン注入工ｊ
程を必然的に含み、従つて、製造工程が非常に複雑と
なる欠点がある。本発明の目的は、このような欠点のな
いＭＩＳ電界効果型半導体装置を提供することである。
ＥＴという）による半導体集積回路において、同一基板
内に相異なる閾値電圧のＭＩＳＦＥＴを形成する場合、
一般的に行なわれている方法は、ゲート絶縁膜にイオン
を注入して、もつて閾値電圧を制御することである。こ
の方法は、しかし、選択的にイオン注入するためのイオ
ン注入用マスクのホトエッチング工程とイオン注入工ｊ
程を必然的に含み、従つて、製造工程が非常に複雑と
なる欠点がある。本発明の目的は、このような欠点のな
いＭＩＳ電界効果型半導体装置を提供することである。
第１図、第２図および第３図はそれぞれ本発明０ＭＩＳ
電界効果半導体装置の実施例を示す平面図、Ａ−Ａ’断
面図およびＢ−Ｂ’断面図である。まず、製造工程を追
つて説明する。Ｎ型シリコン基板１の表面に選択的にｐ
＋型不純物層を形成して、ソース領域２、ドレイン領域
３およびゲート接続１５領域１３を設け、通常の技術を
用いてゲート酸化膜４およびフィールド酸化膜５を形成
し、コンタクト穴６を開け、次いでタンタル層□、アル
ミニウム層を形成したのち選択的に陽極化成してＴａ２
Ｏ５層１１、Ａノ２０３層１２を形成してノー２０ス電
極８、ゲート電極９、ドレイン電極１０を設けることに
よつて金属配線を施設する。最後に金属配線とソース領
域２、ドレイン領域３、ゲート接続領域１３との導通性
をよくするため５００℃で数１０分間の熱処理を行なう
。本実施例においク５ てはゲートとゲート接続領域内
の距離は２０Ｉｔｍである。なお、図において、ゲート
電極９は領域１３に接続されているが、この点に本発明
の特徴がある。すなわちゲート電極９はＰＮ接合を介し
てシリコン基板１に接続されている。このような３０こ
とのない普通のＭＩＳＦＥＴも同一基板に形成されてい
るが、それを図示することは省略した。第４図は熱処理
時間と閾値電圧の関係を示す図で、ａはゲート電極がシ
リコン基板に接続されているＭＩＳＦＥＴ、、ｂはゲー
ト電極がシリコン３５基板に接続されていないＭＩＳＦ
ＥＴについての曲線である。なお、熱処理温度は５００
℃である。この図から判るように熱処理が３０分以上に
なれば、ゲート電極がシリコン基板に接続されているＭ
ＩＳＦＥＴの閾値電圧は安定した値になる。また、Ａ，
ｂ両曲線の間に約１．５Ｖの差が生じることである。こ
の閾値電圧に差がでる原因は必らずしも明らかではない
が、たとえばタンタルアルミニウム電極中をシリコンが
拡散してゲート電極の仕事関数が変化することに求める
ことができるであろう。
電界効果半導体装置の実施例を示す平面図、Ａ−Ａ’断
面図およびＢ−Ｂ’断面図である。まず、製造工程を追
つて説明する。Ｎ型シリコン基板１の表面に選択的にｐ
＋型不純物層を形成して、ソース領域２、ドレイン領域
３およびゲート接続１５領域１３を設け、通常の技術を
用いてゲート酸化膜４およびフィールド酸化膜５を形成
し、コンタクト穴６を開け、次いでタンタル層□、アル
ミニウム層を形成したのち選択的に陽極化成してＴａ２
Ｏ５層１１、Ａノ２０３層１２を形成してノー２０ス電
極８、ゲート電極９、ドレイン電極１０を設けることに
よつて金属配線を施設する。最後に金属配線とソース領
域２、ドレイン領域３、ゲート接続領域１３との導通性
をよくするため５００℃で数１０分間の熱処理を行なう
。本実施例においク５ てはゲートとゲート接続領域内
の距離は２０Ｉｔｍである。なお、図において、ゲート
電極９は領域１３に接続されているが、この点に本発明
の特徴がある。すなわちゲート電極９はＰＮ接合を介し
てシリコン基板１に接続されている。このような３０こ
とのない普通のＭＩＳＦＥＴも同一基板に形成されてい
るが、それを図示することは省略した。第４図は熱処理
時間と閾値電圧の関係を示す図で、ａはゲート電極がシ
リコン基板に接続されているＭＩＳＦＥＴ、、ｂはゲー
ト電極がシリコン３５基板に接続されていないＭＩＳＦ
ＥＴについての曲線である。なお、熱処理温度は５００
℃である。この図から判るように熱処理が３０分以上に
なれば、ゲート電極がシリコン基板に接続されているＭ
ＩＳＦＥＴの閾値電圧は安定した値になる。また、Ａ，
ｂ両曲線の間に約１．５Ｖの差が生じることである。こ
の閾値電圧に差がでる原因は必らずしも明らかではない
が、たとえばタンタルアルミニウム電極中をシリコンが
拡散してゲート電極の仕事関数が変化することに求める
ことができるであろう。
以上の説明は、Ｔａ−Ａノ金属電極のＰチヤンネルＭＯ
ＳＦＥＴについて行なつたが、他の形式のＭＩＳＦＥＴ
Ｋ｝いても同様の現象が認められ、ゲート電極の種類は
金属のみならずポリシリコンでもよいしＮチヤンネルＭ
ＩＳＦＥＴでもよい。本発明は、実質的に同一範囲内に
ある第一の閾値電圧を有するＭＩＳ電界幼果トランジス
タと、ＰＮ接合を介して半導体基板に接続されたゲート
電極を備え前記第一の閾値電圧と実質的に異なる第二の
閾値電圧を有するＭＩＳ電界幼果トランジスタとが同一
半導体基板に形成されていることを特徴とするＭＩＳ電
界幼果型半導体装置である。
ＳＦＥＴについて行なつたが、他の形式のＭＩＳＦＥＴ
Ｋ｝いても同様の現象が認められ、ゲート電極の種類は
金属のみならずポリシリコンでもよいしＮチヤンネルＭ
ＩＳＦＥＴでもよい。本発明は、実質的に同一範囲内に
ある第一の閾値電圧を有するＭＩＳ電界幼果トランジス
タと、ＰＮ接合を介して半導体基板に接続されたゲート
電極を備え前記第一の閾値電圧と実質的に異なる第二の
閾値電圧を有するＭＩＳ電界幼果トランジスタとが同一
半導体基板に形成されていることを特徴とするＭＩＳ電
界幼果型半導体装置である。
本発明によれば、何ら複雑な工程を要しないで相異なる
閾値電圧のＭＩＳＦＥＴを同一半導体基板に形成するこ
とができ、歩留りの向上、信頼性の向上に大きな幼果が
ある。
閾値電圧のＭＩＳＦＥＴを同一半導体基板に形成するこ
とができ、歩留りの向上、信頼性の向上に大きな幼果が
ある。
第１図，第２図および第３図はそれぞれ本発明ＭＩＳ電
界幼果型半導体装置の実施例を示す平面図、Ａ−Ａ′断
面図訃よびＢ−Ｂ５断面図、第４図は熱処理時間と閾値
電圧の関係を示す図である。 １・・・・・・シリコン基板、２・・・・・・ソース領
域、３・・・・・・ドレイン領域、４・・・・・・ゲー
ト酸化膜、５・・・・・・フイールド酸化膜、６・・・
・・・コンタクト穴、７・・・・・・タンタル層、８・
・・・・・ソース電極、９・・・・・・ゲート電極、１
０・・・・・・ドレイン電極、１１・・・・・・Ｔａ２
Ｏ５層、１２・・・・・・Ａｌ２Ｏ３層、１３・・・・
・・ゲート接続領域。
界幼果型半導体装置の実施例を示す平面図、Ａ−Ａ′断
面図訃よびＢ−Ｂ５断面図、第４図は熱処理時間と閾値
電圧の関係を示す図である。 １・・・・・・シリコン基板、２・・・・・・ソース領
域、３・・・・・・ドレイン領域、４・・・・・・ゲー
ト酸化膜、５・・・・・・フイールド酸化膜、６・・・
・・・コンタクト穴、７・・・・・・タンタル層、８・
・・・・・ソース電極、９・・・・・・ゲート電極、１
０・・・・・・ドレイン電極、１１・・・・・・Ｔａ２
Ｏ５層、１２・・・・・・Ａｌ２Ｏ３層、１３・・・・
・・ゲート接続領域。
Claims (1)
- 【特許請求の範囲】 １ 一導電型の半導体基板に複数のＭＩＳ電界効果トラ
ンジスタを有するＭＩＳ電界効果型半導体装置において
、前記複数のトランジスタのうちの一部のトランジスタ
のゲート電極は連続的に延在し、該連続的に延在する該
ゲート電極の中間部分はソース、ドレイン領域以外の前
記半導体基板に設けられた逆導電型の領域に接続されて
いることを特徴とするＭＩＳ電界効果型半導体装置。 ２ 前記一部のトランジスタの閾値電圧はゲート電極を
ソース、ドレイン領域以外の半導体基板の逆導電型の領
域には接続しない他の一部の閾値電圧と異なる値となつ
ていることを特徴とする特許請求の範囲第１項に記載の
ＭＩＳ電界効果型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51093872A JPS5916422B2 (ja) | 1976-08-05 | 1976-08-05 | Ｍｉｓ電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51093872A JPS5916422B2 (ja) | 1976-08-05 | 1976-08-05 | Ｍｉｓ電界効果型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5318983A JPS5318983A (en) | 1978-02-21 |
| JPS5916422B2 true JPS5916422B2 (ja) | 1984-04-16 |
Family
ID=14094541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51093872A Expired JPS5916422B2 (ja) | 1976-08-05 | 1976-08-05 | Ｍｉｓ電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916422B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979186A (ja) * | 1972-12-04 | 1974-07-31 | ||
| JPS50157082A (ja) * | 1974-06-07 | 1975-12-18 |
-
1976
- 1976-08-05 JP JP51093872A patent/JPS5916422B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979186A (ja) * | 1972-12-04 | 1974-07-31 | ||
| JPS50157082A (ja) * | 1974-06-07 | 1975-12-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5318983A (en) | 1978-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09283708A (ja) | 半導体装置およびその製造方法 | |
| JPS6037623B2 (ja) | 半導体記憶装置 | |
| JPS5916422B2 (ja) | Ｍｉｓ電界効果型半導体装置 | |
| JPS5847860B2 (ja) | ハンドウタイソウチ | |
| JPS62160770A (ja) | 絶縁ゲート型電界効果トランジスタおよびその製造方法 | |
| JPS6346586B2 (ja) | ||
| JPH0315825B2 (ja) | ||
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JPH0612826B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6159672B2 (ja) | ||
| JPS625344B2 (ja) | ||
| JPS6211516B2 (ja) | ||
| JPS61202467A (ja) | 半導体装置 | |
| JPH053135B2 (ja) | ||
| JPS6314502B2 (ja) | ||
| JPS61242079A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPH0461497B2 (ja) | ||
| JPS6329578A (ja) | 半導体集積回路装置 | |
| JPS58173845A (ja) | 半導体装置 | |
| JPS6014512B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPS6023504B2 (ja) | 半導体メモリ装置 | |
| JPS5837697B2 (ja) | Ｍｉｓ ガタハンドウタイシユウセキカイロソウチ | |
| JPS63275180A (ja) | Ｍｏｓ形電界効果トラジスタ | |
| JPS61212067A (ja) | 半導体装置の製法 | |
| JPS5834975A (ja) | 絶縁ゲ−ト型電界効果半導体装置 |