JPS59161875A - ３−ｖ化合物半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、化合物半導体電界効果トランジスタを含むＩ
−Ｖ化合物半導体装置に関するものである０ 化合物半導体１例えば砒化ガリウムはシリコンに比べ、
５〜６倍の電子移動度を有する事から、シリコンを用い
る場合に比べ、より高速動作が可能なトランジスタ及び
集積回路の製造が可能である。

砒化カリウムを用いた場合、同結龜上に安定な絶縁膜の
形成が困難である事から、もっはらシ鱈ットキ←接合を
利用した。シーツトキーゲート電界効果トランジスタ（
以下ＭＥＳＦＦｊＴと称する）が製作あるいは検討され
ている。

第１区は、　ＭＢＳＦＥＴの模式断面図であり、１は手
杷縁性基板、２は動作層、３はシ厘ツトキーゲート電極
、４はソースもしくはドレイン電極であり、８知の様に
トレイン、ソース間に流れる電流が、ケート電極に印加
される電圧により笈眺される。

現実のトランジスタに詔いては、５に示ず様な表面空乏
Ｊ−が存在する結果、ソース・ゲート間及びゲート・ド
レイン間の蕾生シリーズ抵抗が増大しトランジスタの電
気市％性の矢化１例えば相互コンダクタンスの低下等が
生ずる。従って、現状では、このシリーズ抵抗（以下Ｋ
Ｓと称する）の低減化が可能なトランジスタの構造、も
しくは製造方法が検討されている。第２図は、ゲー１−
　’に極ζこ対しソース・ドレイン電極をｉｘ接して形
成する事により、几Ｓの低減化をねらったＦＥＴの模式
断面図である。１〜４は第１図と同様の部位である。

通′！に短電極間構造と呼ばれて２す、ケート電極材料
をレジストをマスクにしてエツチング整形した後、さら
に微少なオーバエツチングを施こし、そのままソース・
ドレイン電極金属材料を蒸着しリフトでフする事により
該レジスト端でソース・ドレイン電極端が決まる拳を利
用して、ゲート−極とソース・ドレイン電極との間隔を
短がくした畢を特徴としている。この短電極間構造を用
いる事により、Ｒｓ　の低減化が可能となりｌ”ＥＴの
特性向上が達成され得る、。

しかしながら、ゲート電極オーバエッチ量の制御が難か
しい事、オーバエッチ蓋に限夏があり現状ではゲート電
極とソース・ドレイン電極との間隔が０．４ミクロン＠
度となり、第１図の従来例に比べ几Ｓの低減化はあるも
のの、今後素子の微細化を考えた場合満足のゆく几Ｓの
低減化が得られない事等からこの短電極間構造は決して
満足丁べきＦＥＴ構造ではない。

Ｒｓの低減化のためには、ソース・ドレイン領域となる
領域にのみ選択的に動作層と同一の導電型を示す不純物
を高ａ度に注入し、該領域のシート抵抗値を低減する事
が効果的である。このソース・ドレイン領域に高濃度イ
オン注入を実施して製造されたＦＢＴに関しては、従来
より２樵−が知られている。第３図は耐熱性を有するゲ
ート材料を用い、ゲート電極整影後該ゲート電極をマス
クに高濃度に不純物を注入し、製造されがＥＴの模式断
面図を示したものである。１〜４は第１図におけるもの
と同様の部位である。６は高濃度に不純物が注入された
領域である。耐熱性ゲート材料としては、高＆度に注入
された不純物の電気的活性化のための高温アニールに耐
え、かつアニール後も安定なシ厘ットキー接合特性を示
す事が要求される。またこの耐熱性ゲート材料が集憤回
路における内部配線とに用いられる事から、耐熱性ゲー
ト材料の抵抗値に関しては高温アニール後も小さい事、
高濃度不純物層入に対するゲート畦極材のマスク効果が
充分である事が要求される。

以上のうち、ケート電極材料の抵抗値とマスク性に関し
ては、ゲート材料の膜厚を厚くする程抵抗値は減少しマ
スク性も向上するが、厚くする事によりゲート１、極配
線段差が場太し、上層配線形成時に段ぎれ等の問題が生
ずる。以上からゲート電極材料としては、シ璽ットキー
接合の安定性が不可欠であるが、それに加え薄くても抵
抗値低減化が可能な様比抵抗値が小さい事かつマスク性
が完全である事が望才しい。現状では耐熱性ゲート材料
としてはタングステン（Ｗ）、チタンタングステン（Ｔ
ｉＷ）、タングステンシリサイドが試みられている。こ
のうちＷに関しては、実際に形成される膜が柱状結晶構
造を有している事から、アモルファス構造の場合注入イ
オンの阻止が完全と考えられる膜厚及び注入条件を用い
た場合でも、注入イオンの阻止が不完全である事が確か
められており、実用的には膜厚を厚くする必要があるが
、この場合前述した段差の問題が生ずる。一方ＴｉＷ、
タングステンシリサイドの場合、高濃度注入不純物の電
気的活性化のため通常実施される８５０℃のアニールに
おいては、抵抗値の低減化は不充分であり、比抵抗値１
５０〜３００μΩｅｃｍ程度を示す。

この値は通常ＧａＡｓ　ＭＦｉＳＦＥＴに用いられる配
線材料１例えばＡ　ｌｐ　Ａ　ｕ等に比べると２桁程度
大であり、高速動作を要求されるＧａＡｓ集積回路を実
現する上で大きな問題点である。

第３図の例ではソース・ドレイン層に高濃度不純物層を
形成するため、ゲート材料が高温アニールに耐え得る材
料である事が要求されるが、第４図はゲート材料として
耐熱性材料を用いる必要がなく、かつソース・ドレイン
層に高濃度不純物層第４図（ａ）は高黴度不純物が注入
された直後のＦＢＴ製造途中の模式的な素子断面図であ
る。ＩＪは半絶縁性基板、１２は動作層、１３は絶縁膜
、工４はレジスト、１５は絶縁膜であり％１４のレジス
トは、１５の絶縁膜に対し若干オーバｌエツチングが施
こされている。１６は１５の絶縁膜をマスクに高濃度に
不純物注入された領域である。第４９山）は第４図（ａ
）の後。

グー）＆極が形成された直後の模式的な素子断面図であ
り、以下の工程を経て達せられる。

第４図（ａｌの構造が得られた後、１４のレジストで覆
われない領域に１３の絶縁膜と異なる絶縁膜１７を形成
し、１４のレジスト、１５の絶縁膜を除去し、高温アニ
ールにより１６の注入不純物ノーの電気的活性化を行な
わしめ、１７の絶縁膜をマスクに、１３の絶縁膜をエツ
チングしＧａＡｓ表面を露出せしめ、ゲート拐科の被着
及び整形によりゲート電極１８を形成する（第４図（ｂ
））。以下ソース・ドレイン領域上の所定の個所の絶縁
膜１３．１７を除去し該個所にオーミック電極１９を形
成する事によりＦＥＴの製造が完了する（第４１Ｓｉｌ
ｂ　（ｃ）　）。ここに述べたＦＥＴにおいては、ゲー
ト電極形成前に、ソース・ドレイン高濃度不純物層が形
成されている事から、ゲート材として耐熱性材料を用い
る必要はないという利点を有する。しかしながら第３囚
に示したＦＥＴの製造と比較して製造工程が複雑である
と同時に工程数が長いという欠点を鳴している。さらに
ゲート材料被着前の絶縁膜１３のエツチング工程におい
て絶縁膜１３のサイドエツチングを抑えるためドライエ
ツチングを行なう必要があるが、ドライエツチングに起
因して導入されるＧ　ａ　Ａ　ｓ表面の損傷の問題があ
る。

高性能ＧａＡｓ　ＦＥＴをはじめとする５−ｖ化合物半
導体を用いたＦＥＴの製造においては、　Ｒｓの低減化
、シｗットキー接合特性の安定化が必要とされ。

さらにゲート材料の抵抗（Ｒｇ）の低減化及び製造工程
の単純化、短縮化による製造プロセスの信頼度向上が必
要とされる。しかしながら現状ではこれ等すべてを満足
するＦＢＴの製造方法もしくはそれを可能ならしめるＦ
ＥＴ構造は見出されてはいない。

本発明の目的は前記従来の欠点を除去し、高性能かつ集
積回路化を容易に実現できるＩ−Ｖ化合物半導体装置を
提供することにある。

本発明によれば、シリコンに対する尚融点金属の原子数
比が０．１〜４の範囲にある高融点金属シリサイド膜を
化合初午導体に接して形成し該シリサイド繰上に高融点
金属膜を形成し、シリサイド、高触点金＠２Ｎ構造を少
なくともゲート電極配線とする化合物半導体電界効果ト
ランジスタを含むことを％徴とするＩ−Ｖ化合物半導体
装置が得られる。

本発明による構造は１例えばＧａＡｓ　ＭＥＳＦＦｉＴ
を例にとった場合以下の様ないくつかの特長を有する。

即ちＧａＡｓと直接接して高融点金属シリサイドである
。またこの高温アニールに耐え得る事からゲート！他金
属をマスクに高濃度不純物イオン注入及びその電気的活
性化が可能となり、従って几Ｓの低減化が達成され、さ
らに、ＦＥＴＩＭ造プロセスの単純化、短縮化をはかる
事が出来、製造プロセスの信頼度の向上が達成される◎
また高融点金属シリサイドと高融点金属との２層構造で
ゲート電極が形成される事から、高融点金属膜の低比抵
抗性を反映して、ゲート電極及びその配線の抵抗値の低
減化が達成出来る。そして、シリサイド膜が緻密である
事、シリサイドと高融点金属との界面が存在する事から
本発明の構造を用いた場合、注入イオンの阻止が不完全
となり始めるグー）ｔｆｆｌ金属膜厚の下限値が、高融
点金属膜単層の場合に比べ減少し、実用的には、うすい
ゲート電極膜厚を使用した場合においても、注入イオン
の阻止が完全となる利点を有している。

以下本発明の構造による効果を説明するため。

いくつかの実験例について述べる。

（実験例１） Ｏｒドープ半絶縁性基板を用意し、　ＦＥＴ動作層形成
のためレジストをマスクに７０　ｋｅＶ、　２　Ｘ　１
０”ｃｒｎ″の条件で８ｉイオンを注入し、レジスト除
去後ＭｏＳｉ２膜５ｏｏｌ、引き続きＭＯｙ　３ｓｏｏ
　Ｘを高周波スパッタ法により形成し、ケート電極とな
るべき部分にレジストパターンを形成し該レジストパタ
ーンをマスクに、該レジストに覆われない領域のＭｏ及
びＭｏＳｉ２膜をＳＦ、カスを用いたドライエツチング
法により除去した。次にレジストを全面に塗布し、先に
形成した動作層領域外の基板表面上にのみレジストが残
置する様パターン化した。このレジストパターン及びゲ
ート電極をマスクニｓｉイオンを１８０　’に、ｅＶ、
　　３Ｘ１０”ｆｆ１−の条件で注入し、レジスト除去
稜全面にシリコン酸化膜をＣＶＤ法により堆積した。窒
素ガス中８５０℃２０分の７＝−ルを行なった後ソース
・ドレイン領域上にコンタクト孔を開孔し該ソース・ド
レイン領域上にＡｕ−Ｇｅ及びＮｉ膜を蒸着し、　水素
カスＩｖＩ４５０℃１分の熱処理を実施する事によりＦ
ＢＴの製造を完了した。以上のＦＥＴの製造と同時に高
濃度シリコンイオン注入工程を省いたＦＥＴの製造も行
なった。これ等２種類のＦＢＴについてゲート長、ゲー
ト輻がそれぞれ１．５．１０μｍを有するトランジスタ
の相互フンダクタンスＣｇｍ）を測定した。

それぞれ２０個のトランジスタについて測定した結果高
濃度Ｓｉ注入なしのトランジスタではｇｍの平均値が１
００　ｍＳ／　ｍｍであるのに対し高濃度８ｉ注入あり
のトランジスタではＲｓ低減の結果を反映して１７０　
ｍ９７　ｍｍ　と大幅に改善された値が得られたＯ （実験例２） の電子濃度を有するエピタキシャル層を用意し。

該ウーハ−を４分割しそれぞれＭｏＳｉ２．　ＷＳＩ２
＋ＴｉＳｉ２　＋’　ＴａＳｉ２　Ｍヲ５００＾形成し
、コレ等シリサイド膜上にＭｏｐを３５００１形成し、
　これ等シリサイドとＭｏｄとの２＃構ｉをパターニン
グする事によりシ昭ットキーダイオードを作製した、こ
れ等試料をＧ　ａ　Ａ　ｓウーハ−と対向させるグロキ
シミティアニール手法で８５０℃加分のアニー／１施後
ｎ１φＢ値を測定した。Ｍ５図がその結果であるが、い
ずれの試料においても高温アニール後安定なシ璽ットキ
ー特性を示した。

（実験例３） ｎ”　ＧａＡｓ’基板上に０．３μｙｘの膜厚、２×ｌ
ｄ７ｍ１の電子濃度を有するエピタキシャル層を用意し
。

全面にＭｏ５１ｇ膜５００膜管００した。次に該ウーハ
−を４分割し、それぞれＭｏ、　Ｗ、　ＴＬ　Ｔａ　　
を３５０ＯＡ形成しこれ等ＭｏＳ＋２と高融点金属との
２層構造をパターニングする事によりシ冒ットキーダイ
オードを作製した。これ等試料をＧａＡｓウーハ−と対
向させるプロキシミティアニール手法で８５０℃、２０
分のアニール実施後ｎ１φＢ値を測定した。第６図がそ
の結果であるが、いずれの試料においても、高温アニー
ル後安定なシ舊ットキー特性を示した。

（実験例４） ｎ”　ＧａＡｓ基板上に０．３μｎ膜厚、２Ｘ１０ＣＷ
＋の電子濃度を有するエピタキシャル層を用意し。

該ウーハ゛−を４分割した後それぞれＭｏ８　ｉ　２５
０１゜１００に、　５００λ、　１０００λの膜厚で形
成し、更に重ねてＮｏ　＊　３５００　Ｘを形成した。

これ等Ｍｏ８Ｌ！。

Ｍｏ２膚構造をパターニングする事によりシ璽ットキー
ダイオードを作製した。これ等試料をＧａＡｓウーハ−
と対向させるプロキシミティアニール手法で８５０℃、
２０分のアニール実施後、ｎ、φ、値を測定した。第７
図がその結果であるが、Ｍｏ８ｉ２膜洋がいずれの場合
においても高温アニール後安定なシ・ットキー特性を示
した。

（実験例５） ｎ”ＧａＡｓ基板上に０，３ａｔｎｌＱ厚ｓ　２　Ｘ　
ｌ（ｌ　　ｃｔｎの電子濃度を有するエピタキシャル層
を用意し。

該ウーハ−を４分割した後、それぞれＳｉに対するＭｏ
の含有量を原子数比にして０．１．０．５．　ｌｊ、　
　４の４種類に選んでモリブデンシリサイド膜を５００
Ｘの膜厚で形成し、更ζこ重ねてＭｏＭを３５００λ形
成した。これ等モリブデンシリサイド膜と１１１０膜と
の２層構造をパターニングする事ｌこより、シ冒ットキ
ーダイオードを作製した。これ等試料をＱ　Ｂ　Ａ　ｓ
ウニバーと対向させるプロキシミティアニール手法で８
５０℃、２０分のアニール災施後勇φＢ値を測定した。

第８図がその結果であるが、モリブデンシリサイド膜の
組成比が変わった場合においても高温アニール後安定な
シ厘ットキー萄注を示した＠ （実験例６） 実施例１と同様の工程によりＧａＡｓ　Ｍｇ５ｐＥ’ｒ
を製造した。ゲート電極材料としては、Ｍｏ８ｉ２膜５
００Ａの上にＭｏＭを５００．１５Ｌ）０．３５００゜
５５０ＯＡの４種類に選び形成した本発明の構造を有す
るものと、Ｍｏ膜単膚でゲート電極が形成されその膜厚
が１０００．２０００．４０００．６０００λの４種類
のものを選びいずれの場合もゲート電極をマスクに高濃
度８ｉイオン注入（１８０／＜、ｅＶ、　　３Ｘ１０１
３ｃｒｎｇ、　）を行なった。この様にして製造された
合計８種類のトランジスタに関しそれぞれ３０個のトラ
ンジスタのしきい値電圧（ｖＴ）の平均値及び標準偏差
を求めた。トランジスタとしては短チャンネル効果によ
るしきい値電圧のばらつきの影響を避けるためゲート長
加μ風ゲート幅２００μｍのものを用いた。下表がその
結果であるがＭｏ膜単層の場合、膜厚減少に□伴ない着
るしく■アの絶対値が増大し、かつｖＴのばらつきも増
大するがＭ　ｏ　／Ｍｏ５ｉｔ　　２７＠構造の榔合、
ゲート電極膜厚が２０００Ｘとうすくなった場合におい
ても、ｖＴの絶対値及びそれのばらつきは増大しない。

これは高濃度Ｓｉ注入における注入イオンの阻止が、Ｍ
ｏ膜単廣の場合、　４０００＾の膜厚においても不完全
となるが、シリサイド膜とＭｏｊｉの２層構造の場合、
ゲート電極膜厚２０００　Ａの場合においても注入イオ
ンの阻止が先金である事に起因すると考えられる。

以上の実験例においては、ゲート電極をマスクに高濃度
イオン注入する場合について述べたが。

高濃度イオン注入がゲート電極形成前に実施する場合も
しくは高濃度イオン注入を実施しない場合においても、
ゲート電極として使用可能な事は明らかである。

半絶縁性ＩｎＰ上にエピタキシャル成長したｌ×１０ｃ
ｍ　　の電子濃度を有するＩｎＰ膚及び同様に半絶縁性
ＩｎＰ上にエピタキシャル成長した１×１ｏ１７♂の電
子濃度をＭするＩ　ｎ　Ｏ，５３Ｇａ　Ｏ，４７Ａ　ｓ
／ｉｆを用意しＭｏ８ｉｓ換５００Ｘ及びＭｏ膜ａｓｏ
ｏｉを形成した２層構造シ１ットキーゲートダイオード
を作製した。これ等試料をＳ　ｉ　Ｏ素膜を保護膜とし
て８５０℃、２０分のアニールを実施した後ｎ・、φＢ
値を測定したところ、アニールによるｎ・、φ□値の劣
化は全く観測されず１本発明の構造によるシ鱈ットキー
ゲート電極がＩｎＰ及びＩｎＧａＡｓにも全く同様に充
分適用出来る。

以上の例においては、本発明の提供する構造をもっばら
トランジスタ、ダイオードのゲート電極として用いる場
合の効果について述べたが、トランジスタ、ダイオード
を集積した集積回路において、各トランジスタもしくは
ダイオードのゲート電極間にも該ゲート電極材料を残置
せしめ、各ゲート電極間の配線としても用いる墨が可能
である。

【図面の簡単な説明】

第１図、第２図、第３図は従来より周知のＧａＡｓＦＥ
Ｔ換式断面図を水式断面図であり、１は半絶縁性基板、
２は動作層、３はケート電極、４はソース・ドレイン電
極、５は表面空乏層である。第４図は従来の方法による
に″ＥＴ製造を工程を逝って順に示したもので、１１は
半絶縁性基板、１２は動作層、１３は絶縁膜、　１４は
レジス）、１５は絶縁膜、１６は高濃度不純物イオン注
入領域、１７は杷縁萬、１８はケート電極、　１９はソ
ース・ドレイン電極である。 膜とした時のシ璽ツｉキーダイオードのｎ値φＢ値を示
したもので、第６図は本発明による榊愈を用い第−膚シ
リサイド膜としてＭｏ５ｉｓ膜を用い。 第二層高融点金属としてＭｏ、　ｖｉ、Ｔｉ、　Ｔａ　
と変えた時のシ厘ットキーダイオードのｎ値、φＢ値を
示したものである。第７図は本発明による構造を用い、
第一層Ｎｏ８ｉ愈膜の膜厚を質えて製造されたシ厘ット
キーダイオードのｎ値　φＢ値を示したもので、第８図
は本発明による構造を用い、第一層モリブデンシリサイ
ド膜のシリコンに対するモリブデンの原子数を俊えて製
造されたシ１ットキーダイオードの１１１ｉ［、φＢ値
を示したものである。 代理人弁理士内原 第１図 第２図 第　３　図 第　４　図 第５図 第　６　図 第二、９１％融、たＡかＡも月気 第７図 ＭｏＳｉ２膜１４　（Ａ　） 第８図 ＭＯ１５，（Ｒ子数比）

Claims (1)

【特許請求の範囲】
1. シリコンに対する＃＋１点金属の原子数比が、０．１〜
   ４の範囲にある高融点金属シリサイド膜を化合物半導体
   に接して形成し、該シリサイド膜上に高融点金属を形成
   し、シリサイド、高融点金属２層構造を少なくともゲー
   ト電極配線とする化合物半導体電界効果トランジスタを
   含むことを特徴とする厘−ｖ化合物半導体装置。