JPS59161853A - 半導体ペレツト実装体およびその製造方法 - Google Patents
半導体ペレツト実装体およびその製造方法Info
- Publication number
- JPS59161853A JPS59161853A JP58035833A JP3583383A JPS59161853A JP S59161853 A JPS59161853 A JP S59161853A JP 58035833 A JP58035833 A JP 58035833A JP 3583383 A JP3583383 A JP 3583383A JP S59161853 A JPS59161853 A JP S59161853A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor pellet
- shape
- insulating substrate
- separator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10165—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1701—Structure
- H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1705—Shape
- H01L2224/17051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、半導体ペレットの実装技術、特に、半導体ペ
レットをフェイスダウンで絶縁基板に実装固定するのに
使用して有効な技術に関する。
レットをフェイスダウンで絶縁基板に実装固定するのに
使用して有効な技術に関する。
［背景技術］
従来、半導体ペレット実装体として、ワイヤを用いずに
、半導体ペレットをはんだ接続により直接絶縁基板上の
電極に直接接続するフェイスダウンボンディング法によ
り実装固定した実装体が知られている。この実装体は第
１図、第２図に示す如く、半導体ペレット１の電極２に
略一致した電極５を有する絶縁基板４に、半導体ベレノ
１〜１を適当な位置合わせ手段により位置合わせして、
加熱炉、はんだ槽等からなる適当な加熱手段で多接続点
を同時にはんだリフローにより接続はんだ３を形成して
接続固定した半導体ペレット実装体である。この実装体
は接続点数が増加してもボンディング作業時間がほとん
ど変わらないことに大きな利点がある。
、半導体ペレットをはんだ接続により直接絶縁基板上の
電極に直接接続するフェイスダウンボンディング法によ
り実装固定した実装体が知られている。この実装体は第
１図、第２図に示す如く、半導体ペレット１の電極２に
略一致した電極５を有する絶縁基板４に、半導体ベレノ
１〜１を適当な位置合わせ手段により位置合わせして、
加熱炉、はんだ槽等からなる適当な加熱手段で多接続点
を同時にはんだリフローにより接続はんだ３を形成して
接続固定した半導体ペレット実装体である。この実装体
は接続点数が増加してもボンディング作業時間がほとん
ど変わらないことに大きな利点がある。
しかし、この実装体は半導体ペレットと絶縁基板を大き
な変形能を有するはんだにより直接画定しているが、半
導体ペレットの発熱、環境温度の変化等により半導体ペ
レットと絶縁基板の熱膨張差に相当する熱ストレスが直
接接続部に加わり電極との接続界面近傍で剥離しやすい
。そのため使用環境や半導体ペレッ１４イズが利尿され
る欠点を有している。この欠点はこの実装体が接続部の
はんだの自然な熔融凝固を利用してボンディングしてい
るため、接続後のはんだ形状が球欠体となり外的ストレ
スに対して電極との接続界面に応力集中が生じるためで
ある。さらに、はんだと電極との界面はこれらを構成し
ている原子間で反応、拡散、化合物の生成等が生じ、脆
化している場合が多い。
な変形能を有するはんだにより直接画定しているが、半
導体ペレットの発熱、環境温度の変化等により半導体ペ
レットと絶縁基板の熱膨張差に相当する熱ストレスが直
接接続部に加わり電極との接続界面近傍で剥離しやすい
。そのため使用環境や半導体ペレッ１４イズが利尿され
る欠点を有している。この欠点はこの実装体が接続部の
はんだの自然な熔融凝固を利用してボンディングしてい
るため、接続後のはんだ形状が球欠体となり外的ストレ
スに対して電極との接続界面に応力集中が生じるためで
ある。さらに、はんだと電極との界面はこれらを構成し
ている原子間で反応、拡散、化合物の生成等が生じ、脆
化している場合が多い。
そこで、接続部に加わる外的ストレスを均一にし、はん
だの変形能を最大限に生かす構造として、前記球欠体形
状を柱状あるいは鼓形状に制御した実装体が知られてい
る。
だの変形能を最大限に生かす構造として、前記球欠体形
状を柱状あるいは鼓形状に制御した実装体が知られてい
る。
この実装体は第３図に示す如く、半導体ペレソｈ ｌと
絶縁基板４とを電気的および機械的に接続している接続
はんだ３の接続形状を機械的にのみ接続している離隔子
はんだ６により制御して、柱状あるいは鼓形状にしたも
のである。
絶縁基板４とを電気的および機械的に接続している接続
はんだ３の接続形状を機械的にのみ接続している離隔子
はんだ６により制御して、柱状あるいは鼓形状にしたも
のである。
しかし、この実装体において、接続はんだ３は第３図に
示す如（、半導体ペレット１と絶縁基板４とを位置合わ
せした際、離隔子はんだ丘が電極間接続はんだ３を形成
するためのはんだ丘の突き合わせ高さより高くなること
が多く、その後のはんだリフローにより離隔子はんだ丘
が熔けてから接続することになる。そのため、接続はん
だ３の形状は離隔子はんだ丘の熔融・凝固の仕方や高さ
のバラツキに影響され、最悪の場合、はんだのねじれや
接続不良がおこりやすく、最適な接続形状に制御するこ
とが難しいということが従来がら知られていた（たとえ
ば、実願昭５４−１５５９０３号参照）。
示す如（、半導体ペレット１と絶縁基板４とを位置合わ
せした際、離隔子はんだ丘が電極間接続はんだ３を形成
するためのはんだ丘の突き合わせ高さより高くなること
が多く、その後のはんだリフローにより離隔子はんだ丘
が熔けてから接続することになる。そのため、接続はん
だ３の形状は離隔子はんだ丘の熔融・凝固の仕方や高さ
のバラツキに影響され、最悪の場合、はんだのねじれや
接続不良がおこりやすく、最適な接続形状に制御するこ
とが難しいということが従来がら知られていた（たとえ
ば、実願昭５４−１５５９０３号参照）。
［発明の目的］
本発明の目的は、前記従来技術の欠点を解決し、はんだ
の接続形状を容易に制御でき、高い接続信頼性と高い作
業性を有する半導体ベレット実装技術を提供するにある
。
の接続形状を容易に制御でき、高い接続信頼性と高い作
業性を有する半導体ベレット実装技術を提供するにある
。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
［発明の概要］
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、本発明は、形状記憶合金の性質を利用して電
極はんだ丘が熔融した後、半導体ペレットと絶縁基板間
を離隔せしめることにより、接続はんだの形状に与える
離隔子の影響を排除せしめたものである。
極はんだ丘が熔融した後、半導体ペレットと絶縁基板間
を離隔せしめることにより、接続はんだの形状に与える
離隔子の影響を排除せしめたものである。
［実施例１コ
第４図は本発明による半導体ペレット実装体の一実施例
を示す平面図、第５図は第４図のＶ−Ｖ線に沿う断面図
である。
を示す平面図、第５図は第４図のＶ−Ｖ線に沿う断面図
である。
本実施例において、半導体ペレット実装体は、外縁付近
に配設された複数の電極２を有する半導体ペレット１と
、これら電極２に対応する各電極５を有する絶縁基板４
と、半導体ペレットと絶縁基板４との間に介設され非可
逆性の形状記憶合金からなる離隔子７とを備えており、
半導体ペレット１は絶縁基板４に対し、離隔子７によっ
てその接続高さおよび接続形状を制御された接続はんだ
３により電気的かつ機械的に接続されることにより、実
装固定されている。
に配設された複数の電極２を有する半導体ペレット１と
、これら電極２に対応する各電極５を有する絶縁基板４
と、半導体ペレットと絶縁基板４との間に介設され非可
逆性の形状記憶合金からなる離隔子７とを備えており、
半導体ペレット１は絶縁基板４に対し、離隔子７によっ
てその接続高さおよび接続形状を制御された接続はんだ
３により電気的かつ機械的に接続されることにより、実
装固定されている。
前記構成にかかる半導体ペレットの製造方法の一実施例
を第６図について説明する。
を第６図について説明する。
半導体ペレット１および絶縁基板４の電極２．５上には
、接続はんだ３を構成するためのはんだ丘８．９がそれ
ぞれ形成される。
、接続はんだ３を構成するためのはんだ丘８．９がそれ
ぞれ形成される。
絶縁基板４の実装面には、離隔子７を位置決め保持する
だめの位置決め穴１０が前記電極５に干渉しない内側中
央部に複数没設されている。
だめの位置決め穴１０が前記電極５に干渉しない内側中
央部に複数没設されている。
前記離隔子７は、インジウム（Ｉｎ）−タリウム（ＴＩ
）合金、１ｎ−鉛（Ｐｂ）合金、Ｉｎ−水銀（Ｈｇ’）
合金等のような非可逆性の形状記憶合金から構成されて
おり、本実施例においてはコイル状に形成されている。
）合金、１ｎ−鉛（Ｐｂ）合金、Ｉｎ−水銀（Ｈｇ’）
合金等のような非可逆性の形状記憶合金から構成されて
おり、本実施例においてはコイル状に形成されている。
この形状記憶合金は、その高温相において第５図に示す
ように、半導体ペレット１と絶縁基板４とを所定の間隔
に離隔する形状７ｂを記憶されており、低温相において
第６図（ａ）に示すように、半導体ペレット１と絶縁基
板４とのはんだ丘８．９を突き合わせた状態で両者１．
４の間隔よりも低くなる形状７ａに押し潰されている。
ように、半導体ペレット１と絶縁基板４とを所定の間隔
に離隔する形状７ｂを記憶されており、低温相において
第６図（ａ）に示すように、半導体ペレット１と絶縁基
板４とのはんだ丘８．９を突き合わせた状態で両者１．
４の間隔よりも低くなる形状７ａに押し潰されている。
そして、前記低温相の押し潰し形状７ａから前記高温相
における記憶形状７ｂへの変態点温度は、はんだ丘８．
９の溶融点温度以上に設定されている。また、この形状
記憶合金は非可逆性であるので、低温和形状７ｂから高
温和形状７ａに変態移行した離隔子は温度が加工しても
低温和形状７ｂに戻ることはない。
における記憶形状７ｂへの変態点温度は、はんだ丘８．
９の溶融点温度以上に設定されている。また、この形状
記憶合金は非可逆性であるので、低温和形状７ｂから高
温和形状７ａに変態移行した離隔子は温度が加工しても
低温和形状７ｂに戻ることはない。
低温相の押し潰し形状に形成された離隔子７ａば、第６
図（ａ）に示すように、絶縁基板４の前記各位置決め穴
１０にそれぞれ挿入されて位置決めされる。
図（ａ）に示すように、絶縁基板４の前記各位置決め穴
１０にそれぞれ挿入されて位置決めされる。
続いて、半導体ペレット１と絶縁基板４とは、適当な手
段により、第６図ｔ８）に示すように、はんだ丘８．９
相互を突き合わせた状態において位置合・わせされ、は
んだ丘８．９に塗布されたフラ・ノクス（不図示）によ
り仮固定される。
段により、第６図ｔ８）に示すように、はんだ丘８．９
相互を突き合わせた状態において位置合・わせされ、は
んだ丘８．９に塗布されたフラ・ノクス（不図示）によ
り仮固定される。
この仮固定状態で、半導体ペレ・ノド１と絶縁基板４と
の複合体は、加熱炉あるいは熔融はんだ槽等の適当な加
熱手段により全体的に加熱される。
の複合体は、加熱炉あるいは熔融はんだ槽等の適当な加
熱手段により全体的に加熱される。
この加熱に伴って、はんだ丘８．９は熔融一体化して、
第６図（ｂｌに示すような球欠体３ａを形成する。
第６図（ｂｌに示すような球欠体３ａを形成する。
加熱温度が熔融温度を越えて前記形状記憶合金における
変態点温度以上になると、離隔子７は、低温相における
低姿勢形状７ａから、高温相における高姿勢の記憶形状
７ｂへ変態し、第５図に示すように、半導体ペレット１
を絶縁基板４に対し所定の高さまで押し上げる。
変態点温度以上になると、離隔子７は、低温相における
低姿勢形状７ａから、高温相における高姿勢の記憶形状
７ｂへ変態し、第５図に示すように、半導体ペレット１
を絶縁基板４に対し所定の高さまで押し上げる。
この離隔子７の押し上げにより、半導体ペレ・ノド１と
絶縁基板４とは所定の間隔に相対的に離隔されるので、
はんだ五８．９が熔融一体化してなる前記球欠体３ａは
その接続高さおよび接続形状を引き上げ変更制御され、
第５図に示すような柱状あるいは鼓形状の電極間接続は
んだ３に形成される。
絶縁基板４とは所定の間隔に相対的に離隔されるので、
はんだ五８．９が熔融一体化してなる前記球欠体３ａは
その接続高さおよび接続形状を引き上げ変更制御され、
第５図に示すような柱状あるいは鼓形状の電極間接続は
んだ３に形成される。
ここで、形状記憶合金からなる離隔子は、加熱温度がは
んだ溶融点温度を越えてはんだ丘が熔融されて一体化し
た後、半導体ペレットと絶縁基板とを離隔させるので、
半導体ペレットにはこれを水平方向および水平回転方向
にずらす力が作用しない。したがって、接続はんだの形
状はねしれることなく、適切に制御された柱状あるいは
形状となる。また、離隔子は非可逆性の形状記憶合金に
より構成されているので、温度が降下しても離隔子が低
温相における低姿勢形状に戻ることはない。
んだ溶融点温度を越えてはんだ丘が熔融されて一体化し
た後、半導体ペレットと絶縁基板とを離隔させるので、
半導体ペレットにはこれを水平方向および水平回転方向
にずらす力が作用しない。したがって、接続はんだの形
状はねしれることなく、適切に制御された柱状あるいは
形状となる。また、離隔子は非可逆性の形状記憶合金に
より構成されているので、温度が降下しても離隔子が低
温相における低姿勢形状に戻ることはない。
したがって、温度が変態点、さらにはんだ溶融点温度以
下に降下しても、離隔子が離隔作用を停止することはな
いので、接続はんだの凝固以前に離間寸法が元に戻るこ
とはない。
下に降下しても、離隔子が離隔作用を停止することはな
いので、接続はんだの凝固以前に離間寸法が元に戻るこ
とはない。
なお、形状記憶合金における熱的変形率は形状記憶変形
率に比べて極めて微小であるため、殆ど無視できる。
率に比べて極めて微小であるため、殆ど無視できる。
このようにして、半導体ペレットが絶縁基板に柱状ある
いは鼓形状に制御された接続はんだにおいて電気的、機
械的に実装固定されてなる実装体が得られる。
いは鼓形状に制御された接続はんだにおいて電気的、機
械的に実装固定されてなる実装体が得られる。
［実施例２］
第７図は本発明による半導体ペレット実装体製遣方法の
他の実施例における一工程を示す平面図、第８図（ａ）
、（ｂｌ、ｆｃ）、（ｄｌは同じく各１程をそれぞれ示
す第７図の■−■線断面図に相当する各断面図である。
他の実施例における一工程を示す平面図、第８図（ａ）
、（ｂｌ、ｆｃ）、（ｄｌは同じく各１程をそれぞれ示
す第７図の■−■線断面図に相当する各断面図である。
本実施例において、半導体ペレット１１の下面には複数
の電極１２がほぼ全体にわたって規則的に配設されてお
り、絶縁基板１４の下面には相手方電極１５が各電極１
２に対応するように配設されている。半導体ペレット１
１および絶縁基板１４上には、接続はんだ１３を構成す
るための１８．１９がそれぞれ形成される。
の電極１２がほぼ全体にわたって規則的に配設されてお
り、絶縁基板１４の下面には相手方電極１５が各電極１
２に対応するように配設されている。半導体ペレット１
１および絶縁基板１４上には、接続はんだ１３を構成す
るための１８．１９がそれぞれ形成される。
絶縁基板１４の実装面には、離隔子１７を位置決め保持
するための位置決め穴２０が前記電極１５に干渉しない
外縁四隅にそれぞれ没設されている。
するための位置決め穴２０が前記電極１５に干渉しない
外縁四隅にそれぞれ没設されている。
前記離隔子１７はインジウム（Ｉｎ）−タリウム（Ｔｌ
）合金、Ｉｎ−鉛（Ｐｂ）合金、Ｉｎ＝水銀（Ｈｇ）合
金等のような非可逆性の形状記憶合金から構成されてお
り、本実施例においては、２つ折り板状に形成されてい
る。
）合金、Ｉｎ−鉛（Ｐｂ）合金、Ｉｎ＝水銀（Ｈｇ）合
金等のような非可逆性の形状記憶合金から構成されてお
り、本実施例においては、２つ折り板状に形成されてい
る。
この形状記憶合金は、その高温和において第８図（Ｃ１
に示すように、半導体ペレット１１と絶縁基板１４とを
所定の間隔に離隔させるほぼく字形状１７ｂを記憶され
ており、また、低温相において第８図（ａｌに示すよう
に、半導体ペレット１１と絶縁基板１４とのはんだ丘１
８．１９相互を突き合わせた状態で両者１１．１４の間
隔よりも低くなる折り畳み形状１７ａから前記高温相に
おける記憶形状１７ｂへの変態点温度は、はんだ丘１８
．１９の溶融点温度以上に設定されている。また、この
形状記憶合金は非可逆性であるので、低温和形状７ｂか
ら高温相形状７ａに変態移行した離隔子は温度が降下し
ても低温和形状に戻ることはない。
に示すように、半導体ペレット１１と絶縁基板１４とを
所定の間隔に離隔させるほぼく字形状１７ｂを記憶され
ており、また、低温相において第８図（ａｌに示すよう
に、半導体ペレット１１と絶縁基板１４とのはんだ丘１
８．１９相互を突き合わせた状態で両者１１．１４の間
隔よりも低くなる折り畳み形状１７ａから前記高温相に
おける記憶形状１７ｂへの変態点温度は、はんだ丘１８
．１９の溶融点温度以上に設定されている。また、この
形状記憶合金は非可逆性であるので、低温和形状７ｂか
ら高温相形状７ａに変態移行した離隔子は温度が降下し
ても低温和形状に戻ることはない。
低温相の折り畳み形状１７ａに形成された離隔子１７は
、第７図および第８図（ａ）に示すように、絶縁基板１
４の前記各位置決め穴２０にそれぞれ収容されて位置決
めされる。
、第７図および第８図（ａ）に示すように、絶縁基板１
４の前記各位置決め穴２０にそれぞれ収容されて位置決
めされる。
続いて、半導体ペレット１１と絶縁基板１４とは適当な
手段より、第６図（ａ）に示すように、はんだ丘１８．
１９相互を突き合わせた状態において位置合わせされ、
はんだ丘１８．１９に塗布されたフラフクス（不図示）
により仮固定される。
手段より、第６図（ａ）に示すように、はんだ丘１８．
１９相互を突き合わせた状態において位置合わせされ、
はんだ丘１８．１９に塗布されたフラフクス（不図示）
により仮固定される。
この仮固定状態で、半導体ペレット１１と絶縁基板１４
との複合体は、加熱炉あるいは溶融はんだ槽等の適当な
加熱手段により全体的に加熱される。
との複合体は、加熱炉あるいは溶融はんだ槽等の適当な
加熱手段により全体的に加熱される。
この加熱に伴って、はんだ丘１８．１９は熔融一体化し
て、第８図（ｂ）に示すような球欠体１３ａを形成する
。
て、第８図（ｂ）に示すような球欠体１３ａを形成する
。
加熱温度が溶融温度を超えて前記形状記憶合金における
変態点温度以上になると、離隔子１７は、低温相におけ
る折り畳み形状１７ａから、高温相における記憶形状１
７ｂに変態し、第８図（ｃ）に示すように、半導体ペレ
ット１１を絶縁基板１４に対し所定の高さまで押し上げ
る。
変態点温度以上になると、離隔子１７は、低温相におけ
る折り畳み形状１７ａから、高温相における記憶形状１
７ｂに変態し、第８図（ｃ）に示すように、半導体ペレ
ット１１を絶縁基板１４に対し所定の高さまで押し上げ
る。
この離隔子１７の押し上げにより、半導体ペレット１１
と基板１４とは所定の間隔に相対的に離隔されるので、
はんだ丘１８．１９が熔融一体化してなる前記球欠体１
３ａはその接続高さおよび接続形状を引き上げ変更制御
され、第８図（Ｃ）に示すような柱状あるいは鼓形状の
電極間接続はんだ１３に形成される。
と基板１４とは所定の間隔に相対的に離隔されるので、
はんだ丘１８．１９が熔融一体化してなる前記球欠体１
３ａはその接続高さおよび接続形状を引き上げ変更制御
され、第８図（Ｃ）に示すような柱状あるいは鼓形状の
電極間接続はんだ１３に形成される。
この電極間接続はんだ１３が温度降下に伴って凝固した
後、高温和のく字形状を維持したままの非可逆性形状記
憶合金１７ｂは、半導体ペレット１１と基板１４との間
から抜き去られる。これにより、第８図（ｄ）に示すよ
うに、半導体ペレット１１が絶縁基板１４に柱状あるい
は鼓形状に制御された接続はんだ１３において電気的、
機械的に実装固定されてなる実装体が得られる。
後、高温和のく字形状を維持したままの非可逆性形状記
憶合金１７ｂは、半導体ペレット１１と基板１４との間
から抜き去られる。これにより、第８図（ｄ）に示すよ
うに、半導体ペレット１１が絶縁基板１４に柱状あるい
は鼓形状に制御された接続はんだ１３において電気的、
機械的に実装固定されてなる実装体が得られる。
取り去られた前記離隔子は、低温状態において第８図（
ａ）に示すような折り畳み形状１７ａに戻される。元の
折り畳み形状１７Ｈに戻された非可逆性の形状記憶合金
からなる離隔子１７は、高温相における形状１７ｂを記
憶しているので、次回の製造において再使用される。
ａ）に示すような折り畳み形状１７ａに戻される。元の
折り畳み形状１７Ｈに戻された非可逆性の形状記憶合金
からなる離隔子１７は、高温相における形状１７ｂを記
憶しているので、次回の製造において再使用される。
［効果コ
（１）、形状記憶合金からなる離隔子を利用して半導体
ペレットと絶縁基板とを離隔させることにより、柱状ま
たは鼓形状の接続はんだを形成することができ、したが
って、この接続はんだによりペレ・２ト基板との熱膨張
差による歪を吸収することができる。
ペレットと絶縁基板とを離隔させることにより、柱状ま
たは鼓形状の接続はんだを形成することができ、したが
って、この接続はんだによりペレ・２ト基板との熱膨張
差による歪を吸収することができる。
（２）、形状記憶合金からなる離隔子は、はんだ丘が熔
融されて一体化した後、ペレットと基板とを離隔させる
ので、半導体ペレットに水平方向のずらし力が作用する
ことを防止でき、接続はんだの形状および高さを適切に
制御することができる。
融されて一体化した後、ペレットと基板とを離隔させる
ので、半導体ペレットに水平方向のずらし力が作用する
ことを防止でき、接続はんだの形状および高さを適切に
制御することができる。
（３）、非可逆性の形状記憶合金を使用することにより
、温度がはんだ溶融点以下に降下しても、離隔子は離隔
作用を維持するため、接続はんだの凝固以前に所望の制
御寸法が元の球欠体寸法に戻ることは回避される。
、温度がはんだ溶融点以下に降下しても、離隔子は離隔
作用を維持するため、接続はんだの凝固以前に所望の制
御寸法が元の球欠体寸法に戻ることは回避される。
（４）、ペレットと基板との間に離隔子を介設すること
により、離隔子が熱伝導放熱路を構成するためペレット
の放熱性能が向上される。
により、離隔子が熱伝導放熱路を構成するためペレット
の放熱性能が向上される。
（５）、ペレットと基板との間から用済みの離隔子を取
り去ることにより、機能上不必要な部品の添着が回避で
きる。
り去ることにより、機能上不必要な部品の添着が回避で
きる。
（６）、ペレットと基板との間から取り去った用済みの
離隔子を変形することいより、離隔子が再使用できるた
め、材料を節約することができる。
離隔子を変形することいより、離隔子が再使用できるた
め、材料を節約することができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、形状記憶合金からなる離隔子、電極、はんだ
丘等の形状、構成、個数、大きさ等は前記実施例に限定
されるものではない。また、離隔子の位置決め手段は位
置決め穴に限らず、治具等を使用することも可能である
。
丘等の形状、構成、個数、大きさ等は前記実施例に限定
されるものではない。また、離隔子の位置決め手段は位
置決め穴に限らず、治具等を使用することも可能である
。
第１図は従来のフェイスダウンボンディング方式により
接続した半導体ペレット実装体の平面図、第２図は第１
図のｎ−ｎ線に沿う断面図、第３図は従来のフェイスダ
ウンボンデ・イング方式に制御用離隔子はんだが設けら
れた半導体ペレット実装体の断面図、 第４図は本発明にまる半導体ペレット実装体の一実施例
を示す平面図、 第５図は第４図のＶ−Ｖ線に沿う断面図、第６図（ａ）
、（ｂ）は本発明による半導体ペレット実装体製造方法
の一実施例を示す各工程の断面図、第７図は本発明によ
る半導体ペレット実装体製造方法の他の実施例を示す一
工程の平面図、第８図（ａ）、（ｂｌ、ＩＣ）、（ｄ）
は同じく各工程を示す第７図の■−■線断面図に相当す
る各断面図である。 １．１１・・・半導体ペレット、２，１２，５゜１５・
・・電極、３，１３・・・接続はんだ、４゜１４・・・
絶縁基板、７．１７・・・離隔子、８゜１８．９．１９
・・・はんだ丘。 第 １ 図 （″ ＼ 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図 （１２−） （ｂ） 第 ′７ 図 第 ８ 図 （ａ−）
接続した半導体ペレット実装体の平面図、第２図は第１
図のｎ−ｎ線に沿う断面図、第３図は従来のフェイスダ
ウンボンデ・イング方式に制御用離隔子はんだが設けら
れた半導体ペレット実装体の断面図、 第４図は本発明にまる半導体ペレット実装体の一実施例
を示す平面図、 第５図は第４図のＶ−Ｖ線に沿う断面図、第６図（ａ）
、（ｂ）は本発明による半導体ペレット実装体製造方法
の一実施例を示す各工程の断面図、第７図は本発明によ
る半導体ペレット実装体製造方法の他の実施例を示す一
工程の平面図、第８図（ａ）、（ｂｌ、ＩＣ）、（ｄ）
は同じく各工程を示す第７図の■−■線断面図に相当す
る各断面図である。 １．１１・・・半導体ペレット、２，１２，５゜１５・
・・電極、３，１３・・・接続はんだ、４゜１４・・・
絶縁基板、７．１７・・・離隔子、８゜１８．９．１９
・・・はんだ丘。 第 １ 図 （″ ＼ 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図 （１２−） （ｂ） 第 ′７ 図 第 ８ 図 （ａ−）
Claims (1)
- 【特許請求の範囲】 １、電極にはんだ丘を有する半導体ペレットと、電極に
前記はんだ丘にほぼ整合するはんだ丘を有する絶縁基板
とを備え、両者を前記はんだ丘相互が熔融されてなる接
続はんだを介して接続実装してなる半導体ベレット実装
体において、前記半導体ペレットと前記絶縁基板との間
に非可逆性の形状記憶合金からなる離隔子を有し、この
離隔子は前記接続はんだの熔融温度以上において半導体
ペレットと絶縁基板とを所定の間隔に離隔するように構
成されたことを特徴とする半導体ベレット実装体。 ２、半導体ペレットと絶縁基板とを対向して両者の各電
極はんだ丘相互をそれぞれほぼ整合せしめるとともに、
両者間に非可逆性の形状記憶合金からなり両者の間隔以
下の高さに形成された離隔子を介設し、その後、全体を
加熱して前記電極はんだ丘を溶融させ、かつ前記離隔子
を記憶形状に変形せしめ、この離隔子の変形により半導
体ペレットと絶縁基板とを所定の間隔に離隔して前記熔
融はんだ丘からなる電極間接続はんだの高さおよび形状
を制御することを特徴とする半導体ベレット実装体の製
造方法。 ３、半導体ペレットと絶縁基板とを対向して両者の各電
極半導体ペレント相互をそれぞれほぼ整合−ｅしめると
ともに、両者間に非可逆性の形状記憶合金からなり両者
の間隔以下の高さに形成された離隔子を介設し、その後
、全体を加熱して前記電極はんだ丘を溶融させ、かつ前
記離隔子を記憶形状に変形せしめ、この離隔子の変形に
より半導体ペレットと絶縁基板とを所定の間隔に離隔し
て前記溶融はんだ丘からなる電極接続はんだの高さおよ
び形状を制御し、この接続はんだの凝固後、前記離隔子
を取り除くことを特徴とする半導体ベレット実装体の製
造方法。 ４、取り除かれた離隔子が、低温和形状に戻されて再使
用されることを特徴とする特許請求の範囲第３項記載の
半導体ペレット実装体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58035833A JPS59161853A (ja) | 1983-03-07 | 1983-03-07 | 半導体ペレツト実装体およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58035833A JPS59161853A (ja) | 1983-03-07 | 1983-03-07 | 半導体ペレツト実装体およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59161853A true JPS59161853A (ja) | 1984-09-12 |
Family
ID=12452962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58035833A Pending JPS59161853A (ja) | 1983-03-07 | 1983-03-07 | 半導体ペレツト実装体およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59161853A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187241A (ja) * | 1985-02-14 | 1986-08-20 | Omron Tateisi Electronics Co | 半導体装置 |
| JPS6424434A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Soldering method |
| JP2008166411A (ja) * | 2006-12-27 | 2008-07-17 | Fujitsu Ltd | 実装基板、高さ調節装置及び実装方法 |
-
1983
- 1983-03-07 JP JP58035833A patent/JPS59161853A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187241A (ja) * | 1985-02-14 | 1986-08-20 | Omron Tateisi Electronics Co | 半導体装置 |
| JPS6424434A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Soldering method |
| JP2008166411A (ja) * | 2006-12-27 | 2008-07-17 | Fujitsu Ltd | 実装基板、高さ調節装置及び実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63141356A (ja) | 半導体装置の製造方法 | |
| US3672047A (en) | Method for bonding a conductive wire to a metal electrode | |
| US4664309A (en) | Chip mounting device | |
| US4842662A (en) | Process for bonding integrated circuit components | |
| EP0396484B1 (en) | Solder column connection | |
| KR101268238B1 (ko) | 반도체 장치의 제조 방법 | |
| JPS60119737A (ja) | 背高半田接続体を形成する方法 | |
| US6617688B2 (en) | Semiconductor device and flat electrodes | |
| JPH0810716B2 (ja) | 電子パッケージ | |
| JPS63182891A (ja) | 電気部品の導電端子をプリント回路導体に接続する方法 | |
| CN103187315B (zh) | 柱形凸块的形成方法及其实施装置 | |
| JPS59161853A (ja) | 半導体ペレツト実装体およびその製造方法 | |
| EP0078480A3 (en) | Method for fusing and connecting solder of ic chip | |
| TW200947649A (en) | Semiconductor chip having bumps on chip backside, its manufacturing method and its applications | |
| JP2709504B2 (ja) | 半導体素子接続構造 | |
| CN101452901B (zh) | 具应力缓冲的微连凸块结构及制造方法 | |
| KR102039791B1 (ko) | 반도체칩 실장방법 및 반도체칩 패키지 | |
| US20070114266A1 (en) | Method and device to elongate a solder joint | |
| EP0854513A2 (en) | Improvements in or relating to semiconductor device packaging | |
| JPH0529389A (ja) | 半導体素子の接続構造 | |
| JPS59188155A (ja) | 半導体ペレツト実装体 | |
| US10957650B2 (en) | Bridge support structure | |
| CN111384017B (zh) | 倒装芯片组件、倒装芯片封装结构及制备方法 | |
| JP4830957B2 (ja) | タインプレート及びこれを用いたコネクタ | |
| JP4289912B2 (ja) | 基板間配線電極接合方法 |