CN101452901B - 具应力缓冲的微连凸块结构及制造方法 - Google Patents

具应力缓冲的微连凸块结构及制造方法 Download PDF

Info

Publication number
CN101452901B
CN101452901B CN 200810187338 CN200810187338A CN101452901B CN 101452901 B CN101452901 B CN 101452901B CN 200810187338 CN200810187338 CN 200810187338 CN 200810187338 A CN200810187338 A CN 200810187338A CN 101452901 B CN101452901 B CN 101452901B
Authority
CN
China
Prior art keywords
stress buffer
face
lug structure
buffer according
supporter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200810187338
Other languages
English (en)
Other versions
CN101452901A (zh
Inventor
许永昱
廖锡卿
谭瑞敏
郑智元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN 200810187338 priority Critical patent/CN101452901B/zh
Publication of CN101452901A publication Critical patent/CN101452901A/zh
Application granted granted Critical
Publication of CN101452901B publication Critical patent/CN101452901B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明为一种具应力缓冲的微连凸块结构及其制造方法，该具应力缓冲的微连凸块结构包括有：一第一顶面，该第一顶面与基板及电子组件其中之一连接；一第二顶面，该第二顶面与基板及电子组件其中之一连接；一支撑体，连接于第一顶面与第二顶面之间，且该支撑体的二端表面积不大于第一顶面及第二顶面；一缓冲层，设置于支撑体的外部，以提供应力吸收及缓冲的功能。

Description

具应力缓冲的微连凸块结构及制造方法
本案是申请号：200610073138.X，申请日：2006年4月6日，发明名称《具应力缓冲的微连凸块结构及制造方法》申请案的分案申请。
技术领域
本发明涉及一种具应力缓冲的微连凸块结构及制造方法，尤其涉及一种解决传统高阶封装芯片无法承受纵向及横向应力的问题，利用一具有应力缓冲效果的复合凸块进行电子组件与线路间的连接，该凸块具有承受分散纵向与横向应力的功能，能于封装的制造过程中有效保护电子组件与线路，可达到制造过程简易及高可靠度的缓冲结构。
背景技术
半导体产业的突飞猛进，可使所有电子产品皆可设计成为轻、薄、短、小的架构，因为电子产品的IC组件于设计上皆具有高脚数、高传输速度及多功能方向…等的特性，为实现上述的目的，IC制造过程皆朝向九十纳米以下制造过程来发展，并使用低介电系数(Low-K)材料来进行内部导线微连结的制作，因此于封装制造过程上亦产生有技术上的瓶颈，例如：IC材料的选用、封装制造过程对芯片本体的冲击应力及弯曲变形的种种问题。
目前高阶的封测技术而言，如：BGA、Fine Pitch、Flip-Chip、CSP…等，其芯片与基板之间的连接方式皆为应用锡铅凸块回焊后，再进行二者之间的连接，但是以此方式进行时，芯片必需承受相当高温的热应力冲击，同时芯片与基板间产生了纵向与横向的应力，该芯片可能因此产生损毁或结构性的破坏，影响了芯片于组装后的可靠度，降低了产品生产时的合格率，尤其于九十纳米以下所制造的芯片皆采用低介电系数材料，对于高温的热应力承受能力不佳，故利用低应力的封装接合制造过程显得相当地重要。
请参阅美国专利US5783465所揭露，其为利用凸块回焊加上一底胶(Underfill)填充以进行保护及补强。再者，美国专利US6818544以及US6555759二专利案皆为利用复合凸块(Compliant Bump)结合导电颗粒胶膜(Conductive Film)，上述三件美国专利皆利用到底胶等胶材黏着，可能会因为加热时底胶膨胀系数不一，其对热应力承受的可靠性并非那么高，同时必须增加诸多额外的制造过程，同时会提高制作成本，因此该三件现有技术引证案皆具有改进的空间。
发明内容
基于解决以上所述现有技术的缺陷，本发明为具应力缓冲的微连凸块结构及制造方法，其主要的目的为解决传统高阶封装芯片无法承受纵向及横向应力的问题，利用一具有应力缓冲效果的复合凸块进行电子组件与线路间的连接，该凸块具有承受分散纵向与横向应力的功能，能于封装的制造过程中有效保护电子组件与线路，可达到制造过程简易及高可靠度的缓冲结构。
为实现上述的目的，本发明的具应力缓冲的微连凸块结构，用于承受分散纵向与横向的应力，其包括有：
一第一顶面，该第一顶面与基板及电子组件其中之一连接；
一第二顶面，该第二顶面与基板及电子组件其中之一连接；
一支撑体，连接于第一顶面与第二顶面之间，且该支撑体的二端表面积不大于第一顶面及第二顶面；以及
一缓冲层，设置于支撑体的外部，以提供应力吸收及缓冲的功能。
较佳者，该第一顶面、第二顶面及支撑体的连接结构，可提供基板与电子组件之间形成电性连接。
较佳者，该第一顶面及第二顶面之间所连接的支撑体不限于一个，亦可为二个以上支撑体形成连接结构。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为本发明具应力缓冲的微连结凸块的第一实施结构图；
图2为本发明具应力缓冲的微连结凸块应用于电子组件与基板之间的实施例图；
图3为本发明具应力缓冲的微连结凸块的第二实施结构图；
图4为本发明具应力缓冲的微连结凸块的第三实施结构图；
图5为本发明具应力缓冲的微连结凸块的第四实施结构图；
图6A为本发明具应力缓冲的微连结凸块的制造的第一流程图；
图6B为本发明具应力缓冲的微连结凸块的制造的第二流程图；
图6C为本发明具应力缓冲的微连结凸块的制造的第三流程图；
图6D为本发明具应力缓冲的微连结凸块的制造的第四流程图；
图6E为本发明具应力缓冲的微连结凸块的制造的第五流程图；
图6F为本发明具应力缓冲的微连结凸块的制造的第六流程图；
图7A为本发明具应力缓冲的微连结凸块的另一制造的第一流程图；
图7B为本发明具应力缓冲的微连结凸块的另一制造的第二流程图；
图7C为本发明具应力缓冲的微连结凸块的另一制造的第三流程图；
图7D为本发明具应力缓冲的微连结凸块的另一制造的第四流程图。
其中，附图标记
11、21、31、41～第一顶面
12、22、32、42～第二顶面
13、23、33、43～支撑体
14、24、34、44～缓冲层
15～电子组件
151～焊垫
152～导体层
16～基板
161～焊垫
162～导体层
51～金属基材
52～聚酰亚胺
53～光罩
54～蚀刻孔
55～金属柱状体
56～金属材料层
57～冲压头
61～固定模具
62～毛细管
621～透孔
63～第一顶面
64～支撑体
65～第二顶面
具体实施方式
请参阅图1所示，为本发明具应力缓冲的微连结凸块的第一实施结构图，其中该凸块包括有一第一顶面11，该第一顶面11与基板及电子组件其中之一连接，其中电子组件泛指一般芯片(Chip)或其它利用表面焊接技术(SMT)的集成电路(IC)。一第二顶面12，该第二顶面12与基板及电子组件其中之一连接，当然该电子组件亦指芯片或集成电路；一支撑体13，连接于第一顶面11与第二顶面12之间，且该支撑体13的二端表面积不大于第一顶面11及第二顶面12，而本实施例为一柱状体。而该第一顶面11、第二顶面12及支撑体13的连接结构，可提供基板与电子组件之间形成电性连接；一缓冲层14，设置于支撑体13的外部，以提供应力吸收及缓冲的功能，该缓冲层14为一低介电系数(Low-K)的高分子材料所构成，而该低介电系数的高分子材料为一聚酰亚胺(Polyimide，PI)所构成，且利用包覆、填充的其中一种方式设置于支撑体13的外部。
请参阅图2所示，为本发明具应力缓冲的微连结凸块应用于电子组件与基板之间的实施例图，其中很明显地看出本发明的凸块结构设置于电子组件15(本实施例为一芯片)与基板16之间，其设置位置介于电子组件焊垫151与基板焊垫161之间，电子组件焊垫151与其导体层152相连接；相对地，基板焊垫161亦与其导体层162相连接。而该凸块并具有电子组件15及基板16之间电性连接的功能，由凸块上缓冲层具有应力缓冲的效果，可有效保护电子组件15与基板16不受外界横向或纵向拉力所影响。
请参阅图3所示，为本发明具应力缓冲的微连结凸块的第二实施结构图，亦包含有第一顶面21、第二顶面22及缓冲层24的构件，其与图1所揭露架构的差异在于其支撑体23设计成为弹簧体，因此该弹簧体支撑体23的可承受应力及弹性系数与图1所揭露柱状体支撑体13绝对不相同，可提供封装制造过程中对于电子组件与基板应力设计上不同的考虑，而使封装制造过程可获得最佳化结构。
请参阅图4所示，为本发明具应力缓冲的微连结凸块的第三实施结构图，亦包含有第一顶面31、第二顶面32及缓冲层34的构件，与图1所揭露架构的差异在于其支撑体33设计成为三根直径较小的柱状体，当然熟悉本领域技术人员不受限于此，利用复数根柱状体做为支撑体33结构，皆在本发明的保护范围，而该复数柱状体支撑体33的可承受应力及弹性系数与图1所揭露单一柱状体支撑体13亦不相同，亦提供封装制造过程中对于电子组件与基板应力设计的变化。
请参阅图5所示，为本发明具应力缓冲的微连结凸块的第四实施结构图，亦包含有第一顶面41、第二顶面42及缓冲层44的构件，其与图1所揭露架构的差异在于其支撑体43设计成为螺旋体，因此该螺旋体支撑体43的可承受应力及弹性系数与图1所揭露柱状体支撑体13绝对不相同，亦提供封装制造过程中对于电子组件与基板应力设计的变化。
请参阅图6A至图6F所示，为本发明具应力缓冲的微连结凸块的制造的流程图，其将聚酰亚胺(Polyimide，PI)52利用一热压法(Lamination)设置于一金属基材(第二顶面)51上方，该金属基材51由铜箔所构成，而该聚酰亚铵52于一适当的间距进行蚀刻程序(Etching)，于复数光罩53未遮蔽处以形成有复数蚀刻孔54，而该复数蚀刻孔54并利用电镀方式(Electro-Plating)而将金属材料充填于蚀刻孔54中，以形成一金属柱状体(支撑体)55，并与底部的金属基材51形成电性连接，再利用过度电镀(Over Electro-Plating)方法或是将金属材料以热压法使金属柱状体55及聚酰亚铵52上方形成一平坦金属材料层(第一顶面)56，当然上述金属材料56、金属柱状体55或金属基材51皆为铜所构成，因此可使第二顶面、支撑体及第一顶面之间皆可形成电性连接，最后的步骤为利用一机械加压力量，而使用复数个冲压头57将前述形成结构冲压为复数个微连接凸块，此即为本发明所提出的具应力缓冲的微连结凸块制造过程。
请参阅图7A至图7D所示，为本发明具应力缓冲的微连结凸块的另一制造的流程图，其中图7A显示一种毛细管62，该毛细管62用途通常为生产化学检测时使用，该毛细管62为一低介电系数(Low-K)的高分子材料所构成，同样高分子材料亦可为一聚酰亚胺，而毛细管62中心为一中空状的透孔621。将复数已裁切预定长度的毛细管62固定于对应复数个固定模具61中，图7B则揭露复数毛细管62透孔621利用电镀方式(Electro-Plating)而将金属材料镀于该透孔621上方中，该金属材料为铜所构成，以形成第一顶面63，图7C则揭露将复数固定模具61与毛细管62实施翻转步骤，而使毛细管62第一顶面63位于毛细管63下方，毛细管62透孔621的上端仍未被封闭，此时，再利用电镀金属材料于透孔621中，该金属材料亦为铜所构成，以形成一支撑体64，再利用过度电镀(Over Electro-Plating)方法使毛细管63上方继续形成第二顶面65，图7D揭露将复数固定模具61卸除后，即形成该微连结凸块，而该微连结凸块的第一顶面、支撑体及第二顶面皆为铜材料所构成。
由上述所揭露的附图可得知，本发明有别于现有技术利用锡铅凸块包覆一底胶来应用于低应力的封装接合制造过程，而采用一金属导电材料做为电性连接主体，而该电性连接主体包括有一第一顶面、一支撑体及一第二顶面，再于支撑部的外部设置一缓冲层，该缓冲层具有应力缓冲的效果，可有效保护芯片与基板不受外界横向或纵向拉力所影响。此外，本发明的具应力缓冲的微连接凸块结构为单独制作，每个凸块皆为一输入/输出(I/O)接点，于进行组装时仅需将该凸块置于芯片与基板之间直接做对位接合即可，此种连接方式与现有技术相比，优点为不需要使用胶材及增层制造过程来做应力缓冲的制造过程，而不同的封装制造过程需要不同弹力系数的凸块，皆可通过包覆不同弹力系数的缓冲层或采用不同形状支撑体而做一改变，还不如可采用复数支撑体亦可达到改变弹性系数的作用，因此可提供凸块计算实验后应用于封装制造过程的最佳化结构。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (14)

1.一种具有应力缓冲的微连凸块结构，用于承受分散纵向与横向的应力，其特征在于，该微连凸块结构为单独制作，在进行组装时将该微连凸块结构置于芯片与基板之间直接做对位结合，该凸块结构包括：
一第一顶面，该第一顶面与基板及电子组件其中之一连接；
一第二顶面，该第二顶面与基板及电子组件其中之一连接；
至少一支撑体，连接于第一顶面与第二顶面之间，且该支撑体的二端表面积不大于第一顶面及第二顶面；以及
至少一缓冲层，设置于支撑体的外部，以提供应力吸收及缓冲的功能。
2.根据权利要求1所述的具有应力缓冲的微连凸块结构，其特征在于，该第一顶面、第二顶面及支撑体的连接结构，可提供基板与电子组件之间形成电性连接。
3.根据权利要求1所述的具有应力缓冲的微连凸块结构，其特征在于，该支撑体为一柱状体、螺旋体、弹簧体的其中之一所构成。
4.根据权利要求1所述的具有应力缓冲的微连凸块结构，其特征在于，该第一顶面利用合金回焊接合、胶合及压合的其中之一，而与基板及电子组件其中之一接合。
5.根据权利要求1所述的具有应力缓冲的微连凸块结构，其特征在于，该第二顶面利用合金回焊接合、胶合及压合的其中之一，而与基板及电子组件其中之一接合。
6.根据权利要求1所述的具有应力缓冲的微连凸块结构，其特征在于，该缓冲层为一低介电系数的高分子材料所构成。
7.根据权利要求6所述的具有应力缓冲的微连凸块结构，其特征在于，该低介电系数的高分子材料为一聚酰亚胺所构成。
8.根据权利要求1所述的具应力缓冲的微连凸块结构，其特征在于，该缓冲层为利用包覆、填充的其中一种方式设置于支撑体的外部。
9.根据权利要求1所述的具有应力缓冲的微连凸块结构，其特征在于，该电子组件为芯片。
10.一种具有应力缓冲的微连结凸块的制造方法，在进行组装时将微连凸块结构置于芯片与基板之间直接做对位结合，该微连结凸块用于承受分散纵向与横向的应力，其特征在于，包括：
(a1)将低介电系数的高分子材料利用一热压法设置于一金属基材上方；
(b1)低介电系数的高分子材料于一适当的间距进行蚀刻程序，以形成有复数蚀刻孔；
(c1)该复数蚀刻孔并利用电镀方式而将金属材料充填于蚀刻孔中，以形成至少一金属柱状体，并与底部的金属基材形成电性连接；
(d1)再利用过度电镀方法及将金属材料以热压法的其中之一使该金属柱状体及低介电系数的高分子材料上方形成一平坦金属材料层；以及
(e1)利用一机械加压力量将前述形成结构冲压为多个微连结凸块。
11.根据权利要求10所述的具有应力缓冲的微连结凸块的制造方法，其特征在于，该步骤(c1)与步骤(d1)的金属材料为铜所构成。
12.根据权利要求10所述的具有应力缓冲的微连结凸块的制造方法，其特征在于，该步骤(c1)与步骤(d1)的金属柱状体为铜所构成。
13.根据权利要求10所述的具有应力缓冲的微连结凸块的制造方法，其特征在于，该步骤(a1)与步骤(c1)的金属基材为铜所构成。
14.根据权利要求10所述的具有应力缓冲的微连结凸块的制造方法，其特征在于，该步骤(a1)、步骤(b1)及步骤(d1)的低介电系数的高分子材料为一聚酰亚胺所构成。
CN 200810187338 2006-04-06 2006-04-06 具应力缓冲的微连凸块结构及制造方法 Expired - Fee Related CN101452901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810187338 CN101452901B (zh) 2006-04-06 2006-04-06 具应力缓冲的微连凸块结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810187338 CN101452901B (zh) 2006-04-06 2006-04-06 具应力缓冲的微连凸块结构及制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB200610073138XA Division CN100514615C (zh) 2006-04-06 2006-04-06 具应力缓冲的微连凸块结构的制造方法

Publications (2)

Publication Number Publication Date
CN101452901A CN101452901A (zh) 2009-06-10
CN101452901B true CN101452901B (zh) 2010-12-15

Family

ID=40735043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810187338 Expired - Fee Related CN101452901B (zh) 2006-04-06 2006-04-06 具应力缓冲的微连凸块结构及制造方法

Country Status (1)

Country Link
CN (1) CN101452901B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI495074B (zh) * 2012-11-30 2015-08-01 Ind Tech Res Inst 減能結構
CN105702883B (zh) * 2016-02-03 2018-08-07 昆山工研院新型平板显示技术中心有限公司 一种高延展性薄膜及其制备方法和应用
GB2549155B (en) * 2016-03-31 2018-09-26 Weir Valves & Controls Uk Ltd Trim for a control valve

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511267B (en) * 2001-12-28 2002-11-21 Kuo-Ning Chiang Wafer package with buffer bump pads
US6555759B2 (en) * 1999-09-17 2003-04-29 George Tzanavaras Interconnect structure
TW594893B (en) * 2002-12-31 2004-06-21 Chipmos Technologies Bermuda Wafer level packaging method with a stress absorbing film
US6818544B2 (en) * 2000-02-10 2004-11-16 Epic Technologies, Inc. Compliant, solderable input/output bump structures
CN1638072A (zh) * 1997-11-19 2005-07-13 松下电器产业株式会社 应力衰减型电子元器件、布线板及其安装体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638072A (zh) * 1997-11-19 2005-07-13 松下电器产业株式会社 应力衰减型电子元器件、布线板及其安装体
US6555759B2 (en) * 1999-09-17 2003-04-29 George Tzanavaras Interconnect structure
US6818544B2 (en) * 2000-02-10 2004-11-16 Epic Technologies, Inc. Compliant, solderable input/output bump structures
TW511267B (en) * 2001-12-28 2002-11-21 Kuo-Ning Chiang Wafer package with buffer bump pads
TW594893B (en) * 2002-12-31 2004-06-21 Chipmos Technologies Bermuda Wafer level packaging method with a stress absorbing film

Also Published As

Publication number Publication date
CN101452901A (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
KR100247716B1 (ko) 구조가강화된볼그리드어레이반도체패키지및시스템
CN100424871C (zh) 半导体封装体及其制造方法
US6638638B2 (en) Hollow solder structure having improved reliability and method of manufacturing same
US7586187B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
KR100343432B1 (ko) 반도체 패키지 및 그 패키지 방법
US9059088B2 (en) Electronic component built-in substrate
KR20040030614A (ko) 금속 범프를 갖는 반도체 다이 패키지용 캐리어
KR20130130685A (ko) 이중 또는 복수회 에칭된 플립-칩 컨넥터를 갖는 마이크로전자 패키지 및 그 제조 방법
JP2005203497A (ja) 半導体装置およびその製造方法
JPH08510599A (ja) 基板と該基板上の隆起によりハイブリッド化されたチツプとの間の密封および機械的強度コードの製造方法
CN1983581A (zh) 半导体器件
US7612435B2 (en) Method of packaging integrated circuits
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
CN101452901B (zh) 具应力缓冲的微连凸块结构及制造方法
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
CN100514615C (zh) 具应力缓冲的微连凸块结构的制造方法
CN100437990C (zh) 半导体元件封装构造与晶片接合至封装基板的方法
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
CN101266966B (zh) 多芯片封装模块及其制造方法
US9368472B2 (en) Flip-chip assembly process for connecting two components to each other
KR20000071375A (ko) 땜납 볼을 모방한 융기를 갖는 집적 회로 소자 및 그 제조방법
CN2901576Y (zh) 球栅阵列封装结构
KR100437278B1 (ko) 반도체 플립칩 패키지 제조방법
US20090085207A1 (en) Ball grid array substrate package and solder pad
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101215

Termination date: 20140406